Устройство для цикловой синхронизации двоичных сообщений

Устройство для цикловой синхронизации двоичных сообщений

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

3I8l72

Сова Соеетскиэ

Социалистическиэ

Республик

Зависимое от авт. свидетельства, х) Заявлено 30.IV.1968 (№ 1241783/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 19.Х.1971. Бюллетень ¹ 31

Дата опубликования описания 27.1.1972

МПК Н 04! 7/10

Комитет пО делам иэсбретений и открытий ори Сосете )У)минстрое

СССР

УДК 621.397 (088.8) еРСЕСО1034ч1Д

".ÀТЕН7ИО-1ИИЩ ;

1 "БЛИОТЕКд

Авторы изобретения

Н, П. Байда и Ю. Н. Муравицкий

Конструкторско-технологическое бюро «Промавтоматика»

Заявитель

УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

ДВОИЧНЫХ СООБЩЕНИЙ

Изобретение опнооится к технике связ и и может быть иопольaofaatkrio в каналах связи с пе редачей б|ипарной ияформа)аи)1.

Известные уст р о и с тв а для цикл QIBo и синхронизации, содержащие сдьигаюгций регис7)р, схемы форм и р о ва нHfH и сравнения эта.7oIHíoé и принимаемой кодо вой посылки и формирующие сигнал синхронного запуска при полном т-кратном совпадстиии этих кодовых пэсылэк, обладают низкой помехоустой tfHfBoIcTbro синхронизации.

Описькваемое устройство позволяет устрани ть этот негдо!статок за счет того, что в .него дополнительно введены ряд блоков, которые позволяют более точно определ.ить момеит приама нуcKoiBDH иомбинаци)и. Для этого между схемой орав не)сия и од11исм из входов дешифрато ра вкл)очен счетчик ч|исла rtecoIBпадений, сигнал с вь)хода которого через вентили подан на реги стр памяти, выход которого соедоанен с другим входом дешифратора.

При этом сигнал с выхода деш ифрато)ра подан на вход вентиля и последовательно соеди нен ных счетчика и блока п рограмсмы.

Блэк-схе ма эп исываемого устройства ntpuводвна на чертеже.

Устройспво содержит сдвигающий регистр 1, схему сра внен ия 2, фо)р м ирэва тель 8, эгалэнной пусков ой комбинации, счетчик 4 несовпадений, ве нтиль 5 переписи, дешифра2 то р б, рсгистр 7 памяти, счетчик 8 д7на)ы пус-, 1оэвой кэмби)нации,блок прсграммы 9.

Информация, пр и ни маемая из канала, по-, ступает в регистр 1 и сравнивается на схеме, сравнен))я 2 с эталонной, поступающей нз фэр- ии)рователя 3. Ь,ол ичество поразрядных несов- I падений эталон ной и принимаемой комбэанац ий по7)считывается счетчиком 4, содержимое, ( которого переписывается через вентиль 5, прсн

)lr поступлении импульса с деш ифратора б в ре-, гиclTIp 7 памяти. Счетчик kMIcoIBпадений перио-,,7)ичооки сбрасывается в нулево; оостояине. (Перед началом работы в регистр 7 памяти записывается число, соответствующее мнниму-

15 му функции поразряд ы несовпадений для заданного процента искаже1) ий пусковых ком-, батнаций. В дешифраторе б п роизводится анализ записанной информации в регистре 7 памяти и счетчике 4 и вырабатывается се7е)оти- рующий импульс в определенный временнои, момент, если число в репистре 7 больше числа подсчитаоаных несовпадений или равно ему.

Счетчик длины пусковой комбинации 8 счита-, ет с определенным коэффициентом, раы ым количеству д воичных элементов в комбинации, и формирует:импульс. пэотуliaroltlfHrt в блок .пpiorpfaivrithl 9. После вы работки импульса заполнения счетчик 8 сбрасывается, и цикл повтс)ря етоя. Блок программы 9 вырабатывает, ;р сигнал crtrtxpokrrtoro запуг7 а rrpii поступлении, (318172

Предмет изобретения

Составитель П. Хромышев

Текред Л. Евдонов Корректор Е. Зимина

Редактор А. Корнеев

Заказ 6273 Тира>к 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

Загорская типография

Д

/п имлульсав с деш ифратора, следующих с периодом, ра вныи в ремечи передачи одной пу сковой комбинацяи, если передаются подряд

m птско вых комбинаций.

Устройство для цикловой синх р о ни|зац ии д вои гнь х сообщений, содержащее сдвигающий регистр, схе му сравнивания эталон ной пуско вой

ыо м бин а цви с пр и н и1м а омой, ф о р мйроьатель эталон ной пуско вой KoiMáèíàöièè

4 дешиф ратцр, отличаюи ввся тем, что, с целью л овышен ия помехо устойчи вости олнх рон изации, между. схемой cipaHIHeHIHH эталон ной п IcKoâîé комбинации с п р и нимаемой

5 и одним из входов сдешиф рато ра включен счетчик числа носов падежий, аипнал с выхода

rcmoIporo через веплили,пода и,на репи сто памяти, выход которого сседи не н с другим входом дешифратора, причем сигнал с выхода

10 деш ифрато ра подарен на вход не итиля и последователыно соединенных счетчика H блока пр огр а:м мы.