Устройство циклового фазирования измерителя искажений стартстопных телеграфных сигналов

Иллюстрации

Показать все

Реферат

 

OllHCAHHE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

320073

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21.VIII.1969 (№ 1357995/26-9) с присоединением заявки №

Приоритет

Опубликовано 02,Х1.1971. Бюллетень № 33

Дата опубликования описания 4.1.1972

МПК Н 041 7/02

Комитет по делатл изобретений и открытий при Совете Министров

СССР

УДК 621.394.662(088.8) Авторы изобретения

Ю. Б. Балтер и С. Л. Квято

Заявитель

УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ ИЗМЕРИТЕЛЯ

ИСКАЖЕН И Й СТАРТСТОП НЫХ ТЕЛЕГРАФНЫХ СИ ГНАЛОВ

Изобретение относится к технике приема телеграфных сигналов и моукет быть использовано для синхронизации по стартстопному циклу измерительного приемника при длине цикла 7,5 элементарных посылок.

Известны устройства циклового фазирования измерителя искажений стартстопных телеграфных сигналов, содержащие входной блок, стартстопный триггер, стартстопный распределитель, блок формирования тактовых импульсов, одновибратор и формирователь сброса.

Однако эти устройства позволяют осуществлять правильную синхронизацию измерителя только при передаче текста, а при непрерывном повторении одной буквы они пе отличают истинную стоповую посылку от информационных посылок такой же полярности.

Описываемое изобретение обеспечивает фазирование измерителя искажений вне зависимости от структуры текста и при подключении его в произвольный момент времени к телеграфному аппарату.

Это достигается в результате того, что в устройство введен анализатор числа полупосылок, совпадающих по полярности со стоповой, информационный вход которого соединен с выходом восстановленного текста входного блока, первый и второй тактовые входы соединены с выходами блока формирования тактов, вход сброса подключен к общей шине сброса, стартовый вход соединен с выходом стартовых переходов входного блока, столовый вход— со стоповым выходом стартстопного распределителя, а выход анализатора через одновибратор и формирователь сброса подключен к общей шине сброса. Кроме того, анализатор числа полупосылок может содержать три схемы совпадения, две схемы «ИЛИ», счетный

lo триггер, соединенные таким образом, что объединенный вход двух схем совпадения образует информационный вход анализатора, два других входа этих схем совпадения образуют первый и второй тактовые входы анализатора, 1s выходы двух схем совпадения объединены схемой «ИЛИ» н подключены ко входу счетного триггера, выход которого подключен к первому входу третьей схемы совпадения, второй вход которой образует стартовый вход

20 анализатора, а выход этой схемы совпадения соединен с первым входом второй схемы

«ИЛИ», второй вход которой образует стоповый вход анализатора, выход же второй схемы «ИЛИ» образует выход анализатора.

25 На чертеже изображена функциональная блок-схема устройства.

Устройство содержит входной блок 1, стартстопный триггер 2, стартстопный распределитель 8, блок 4 формирования тактовых им30 пульсов, элементы 5 — 10 анализатора 11 число

320073

3 полупосылок, одновибратор 12, формирователь 18.

Рассматриваются два случая работы устройства: за стартовый переход принят произвольный переход от токовой посылки к бестоковой в середине комбинации (случай ложного старта) и стартовый переход принят правильно.

В обоих случаях при появлении стартового перехода импульс входного блока 1 опрокидывает стартстопный триггер 2 и подготавливает к работе блок 4.

Схемы 5 и б совпадения формируют стробирующие импульсы в токовой посылке любой продолжительности. Первый стробирующий импульс схемы 5 формируется в конце или в середине первой полупосылки, второй импульс — в начале или в середине следующей полупосылки.

При неправильном запуске стартстопного распределителя 8 одна из токовых посылок в середине стартстопного цикла содержит нечетное число полупосылок, и, следовательно, на выходе схемы 7 появляется нечетное число стробирующих импульсов. Эти импульсы поступают на вход триггера 8, который при нечетном количестве входных сигналов подготавливает схему 9 совпадения, на второй вход которой подаются импульсы со входного блока 1, соответствующие стартовым переходам.

Таким образом, схема 9 совпадения служит для выделения правильного стартового перехода.

Сформированный импульс правильного старта после небольшой задержки одновибратором

12 устанавливает в исходное состояние стартстопный распределитель 8, блок 4 формирования тактовых импульсов и триггер 8. Это соответствует тому, что измеритель краевых искажений начинает работу с момента правильного старта.

В дальнейшем все токовые посылки в середине стартстопного цикла содержат четное число полупосылок, и на вход триггера 8 поступает четное число стробирующих импульсов, которые устанавливают триггер 8 в такое состояние, что схема 9 совпадения к моменту окончания токовой посылки окажется неподготовленной. В этом случае схема 9 устанавливается в исходное состояние один раз в стартстопный цикл импульсом, появляющимся в конце работы стартстопного распределителя

8, который соответствует окончанию элементарной посылки. Повторное включение схемы производится правильным стартовым переходом, поступающим через 7,5 посылок.

15 го

ЗО

4

Есi7H стробируloIJIIIQ HMIIQJIbcbI формируютс t. в центре каждой токовой полупосылки, то обеспечивается четкое фазирование по стартстопному циклу при искажениях переходов от токовой посылки к бестоковой до 25 / и обратных переходов — до 48 /О.

Устройство позволяет правильно фазировать измеритель по повторяющемуся любому знаку и включение в середине цикла при регулировке приемников и передатчиков телеграфных аппаратов.

Предмет изобретения

1. Устройство циклового фазирования измерителя искажений стартстопных телеграфных сигналов, содержащее входной блок, стартстопный триггер, стартстопный распределитель, блок формирования тактовых импульсов, одновибратор и формирователь сброса, отлача ощееся тем, что, с целью обеспечения фазипования измерителя искажений вне зависимости от структуры текста и при подключении его в произвольный момент времени к телеграфному аппарату, в него введен анализатор числа полупосылок, совпадающих по полярности со стоповой, информационный вход которого соединен с выходом восстановленного текста входного блока, первый и второй тактовые входы соединены с выходами блока формирования тактов, вход сброса подключен к общей шине сброса, стартовый вход соединен с выходом стартовых переходов входного блока, стоповый вход — со стоповым выходом стартстопного распределителя, а выход анализатора через одновибратор и формирователь сброса подключен к общей шипе сброса.

2. Устройство по п. 1, отличающееся тем, что анализатор числа полупосылок, совпадающих по полярности со стоповой, содержит три схемы совпадения, две схемы «ИЛИ», счетный триггер, соединенные так, что объединенный вход двух схем совпадения образует информационный вход анализатора, два других входа этих схем совпадения образуют первый и второй тактовые входы анализатора, выходы двух схем совпадения объединены схемой

«ИЛИ» и подключены ко входу счетного триггера, выход которого подключен к первому входу третьей схемы совпадения, второй вход которой образует стартовый вход анализатора, а выход этой схемы совпадения соединен с первым входом второй схемы «1ЛЛИ», второй вход которой образует стоповый вход анализатора, выход же второй схемы «ИЛИ» образует выход анализатора.

420073

Редактор М. Аникеева

Заказ 3639/15 Изд. М 1541 Тираж 473 Подписнос

1.1НИИП1Л Комитета по делам изобретений н открытий при Совете Министров СССР

Москва, К-35, 1оаугпскан наб., д. 4/5

Типот ра фин, и р. Сапунова, 2

Составитель Н, Степанов

Тсхрсд Л. Евдонов

Корректоры: Л, Царькова и Н. Шевченко