Устройство для выделения фазомодулированных сигналов на фоне помех

Устройство для выделения фазомодулированных сигналов на фоне помех

Иллюстрации

Показать все

Реферат

 

326939

О П И СА Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республии

Зависимое от авт. свидетельства №

Заявлено ЗОЛ!!.1970 (№ 1420816/26-9) с присоединением заявки №

Приоритет

Опубликовано 04.Х!.1971. Бюллетень ¹ 34

Дата опубликования оппсаштя 25.1.1972

МПК Н 045 1/10

H ОЗЙ 3/00

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621 396.669:621,376.

4 (088.8) Авторы изобретения

А. И. Даниленко и В. С. Плаксиенко

Таганрогский радиотехнический институт т :==-3 аявитель

УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ФАЗОМОДУЛИРОВАННЫХ

СИ ГНАЛОВ НА ФОНЕ ПОМЕХ

Изобретение относится к области радиотехники и может быть использовано в аппаратуре радиосвязи.

Известны устройства для выделения фазомодулированных сигналов на фоне помех, содержащие перемножитель напряжения сигнала с помехой на напряжение когерентного гетеродина, выполненный в виде подключенных к вычитающему каскаду двух каналов обработки противофазпых сигналов, каждый из которых включает в себя последовательно соединенные сумматор входного сигнала этого канала с сигналом гетеродина и амплитудный детектор, а также подключенные к выходу вычитающего каскада перемножителя интегратор и решающий блок. Однако эти устройства при наличии помех в канале связи снижают достоверность приема, что вызывает необходимость увеличения энергии передаваемого сигнала.

С целью повышения достоверности приема сообщений при неизменных параметрах сигнала в каждом канале перемножителя между сумматором и амплитудным детектором включен пороговый каскад, например ограничитель, управляющий вход которого для регулировки уровня ограничения соединен с выходом амплитудного детектора другого канала.

На чертеже приведена блок-схема предложенного устройства.

Устройство содержит входную цепь 1, персмпожптель 2, интегратор 8, решающий блок

4 и когерентный гетеродин 5.

К плечам перемножителя фазоинвертора 6

5 подключены сумматоры 7 и 8, а к ним, в свою очередь, пороговые каскады 9, 10 соответсгвенно, которые нагружены на амплитудные детекторы 11, 12, выходы детекторов 11, 12 подключены к вычптающему каскаду 18.

Если помехи отсутствуют, то прн приходе

II3 входнуто цепь 1 посылки, сннфазной с когерептпым напряженнем U,-, в сумматоре 7 происходит суммирование напряжения спгпа15 U,, ла — и напряжения U„êoãñðåíòèoão гетеродина 5, а в сумматоре 8 вычитание одного пз другого. В результате напряжение на выходе детектора ll достигнет максимальной велнчи20 ны, а на выходе детектора 12 — мшшмаль /с нои, причем при = Ун напряжение на

2 выходе детектора 12 равно нулю.

При приходе посылки, противофазной с кот ерентным напряжением U„, напря>кение иа выходе детектора 11 минимально, а на выходе детектора 12 максимально. Однако прн

ЗО наличии помех напряжение на выходе детектора 11 в случае синфазного сигнала будет

320939 и, 7

Составитель Н. Степанов

Техред Л. Богданова Корректор Н. Рождественская

Редактор В. Левятов

Заказ 3932714 Изд. № 1579 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 отличаться от максимальной величины, а на выходе детектора 12 — от минимальной, и тогда напряжение с выхода детектора 11, превышающее напряжение на выходе детектора

12 при синфазной посылке, запрет пороговый каскад 10, напряжение на выходе детектора 12 снизится до нуля и, как следствие, возрастет напряжение на выходе вычитающего каскада 18. При приходе противофазной посылки сигнал с выхода детектора 12 запрет пороговый каскад 9 и напряжение на выходе детектора 11 упадет до нуля.

Увеличение напряжения на выходе вычитающего каскада 13 облегчает работу решающего блока 4 и повышает достоверность приема сообщений.

Пр ед м ет изобретения

Устройство для выделения фазомодулированных сигналов на фоне помех, содержащее перемножитель напряжения сигнала с помехой на напряжение когерентного гетеродина, выполненный в виде подключенных к вычитающему каскаду двух каналов обработки противофазных сигналов, каждый из которых включает в себя последовательно соединенные сумматор входного сигнала этого канала с сигналом гетеродина и амплитудный детектор, а также подключенные к выходу вычитающе10 го каскада перемножителя интегратор и решающий блок, отличающееся тем, что, с целью повышения достоверности приема сообщений при неизменных параметрах сигнала, в каждом канале перемножителя между сум15 матором и амплитудным детектором включен пороговый каскад, например ограничитель, управляющий вход которого для регулировки уровня ограничения соединен с выходом амплитудного детектора другого капала, 20