Устройство дискретного изменения фазы формируемого сигнала

Устройство дискретного изменения фазы формируемого сигнала

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

32I923 союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ

Зависимое от авт, свидетельства №

Заявлено 12 т/.1970 (№ 1436261/26-9) с присо еди нением заявтси ¹

Приор и reт

Опубликовано 19.Х1.1971. Бюллетень № 35

Дата опубликования описания 24.1.1972

МПК Н 03h 7/18

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.317.77 (088.8) Авторы изобретения

А, П. Земляков и В. Е. Бобрин

Заявитель

УСТРОЙСТВО ДИСКРЕТНОГО ИЗМЕНЕНИЯ ФАЗЫ

ФОРМИРУЕМОГО СИГНАЛА

Изобретение относится к измерительной технике и может быть использовано в приборах для измерения фазы сигнала, в измерителях временных интервалов, в калибраторах фазы и временных интервалов.

Известны устройства дискретного изменения фазы, в которых для повышения точност и изменения фазы формируемого сигнала используется метод статистической интерполяции.

В таких устройствах фаза сигнала, формируемого,с помощью делителя-счетчика, изменяется дискретно на величину, определяемую периодом входного сигнала делителя. Изменение фазы выходного сигнала делителя производится с помощью корректпрующето устройства и ряда дополнительных делителей частоты, Недостатки известных устройств — значительный объем оборудования и сложность быстрой и точной установки требуемого нового значения фазы.

Предлагаемое устройство отличается от известных тем, что выход деш ифратора, соединенного с разрядами п рвого из двух последовательно включенных делителей частоты, через узел уточнения подсоединен к одному из входов узла управляемой дискретной задержки, выход которого через последовательно соединенные формирователь импульсов заданной длительности и фильтр подключен к выходным .клеммам устройства. При этом управляющие входы узла управляемой дискретной задержки связаны через узлы уточнения соответственно с выходом второго делителя частоты и с выходом дешифратора, соединенного с разрядами второго делителя частоты, а управляющие входы дешифраторов подключены .к выходам кода фазы сигЮ нала блока управления. Это позволяет повысить точность изменения фазы и сократить объем оборудования.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит задающий генератор

1, последовательно в|ключенные делители 2 и

8 частоты, блок 4 управления, дешифраторы 5 и б. Выход дешифратора 5, соединенного разрядами первого из двух делителей частоты, через узел 7 уточнения отодключен к одному из входов узла 8 управляемой дискретной задержки, выход которото через последовательно соединенные формирователь 9 иAtпульса заданной длительности и фильтр И подк/ночен к,выходным клеммам устройства, Один из управляющих входов узла 8 через узел 11 уточнения связан с выходом второго делителя частоты, а другой через узел 12 уточнения — с выходом дешифратор а б, со30 единенного с разрядами второго делителя чаcT0Tb1. Управляющие входы дешифраторов 5 и б подключены к выходам кода фазы блока 4 управления.

Работает устройство следующим образом.

Сигнал задающего генератора 1 поступает на делители 2 и 8 частоты. Пер вый формирует сигнал, период которого равен периоду выходного сигнала; второй — сигнал, период которого равен периоду манипуляции фазы формируемого ситнала.

Сигналы с разрядов делителей частоты поступают на дешифрагоры 5 и б, на вторые входы которых подается код фазы формируемого сигнала с блока 4 управлеггия, причем на дешифратор 5 подаются, старшие разряды кода, а на дешифратор б — младшие, соответствующие дискрету Аср, в 4 раз меньшему, чем дискрет 3Агрь определяемый периодом сипнала задающего генератора. Выходные сигналы дешифраторов (выполняемых, например, как схемы равнозначности) уточняются в узлах 7 и 12, чтобы исключить влияние неконтролируемых задержек в элементах делителей и дешифраторов на фазу (временное положение) формируемых сигналоо.в.

Сигнал заданной частоты с фазой, задан2 ной с точностью до дискрета (Лср =, где

К, KI — коэффициент деления первого делителя), определяемого периодом сигнала задающего генератора, с дешифратора 5 через узел 7 уточнения, поступает на узел 8 управляемой дискретной задер>кки. Время задержки сигнала в узле 8 может иметь два значения, отличающихся одно от другого на период сигнала задающего,генератора.

После поступления на один из входов узла

8 сигнала с выхода делителя 8 ча стоты устанавливается, например, большее (меньшее) значение задержки, принимаемое за «1» («0»), )I0 после, поступления на другой вход узла 8 сигнала с выхода дешифратора б устанавливается меньшее (большее) на Т,, значение задержки «0» («1»).

Таким образом, в зависимости от управляющего кода,,подаваемого на дешифратор б, 5 соотношение числа сдвинутых на Т,х (0) выходных импульсов на время, определяемое циклом работы делителя 8, может быть изменено. Коэффициент К деления делителя 8 определяет период мани пуляции фазы (временного положения) выходных импульсов.

Узкополосный фильтр 10 выполняет роль усредняющего устройства. Фаза гармонического сигнала на его выходе определяется соотношением числа «сдвинутых» и «не сдвинутых» имнульсов за период манипуляции, т. е. числом N сдвинутых на Т„импульсов, которое (N) определяется кодом числа, поступающего из блока 4 управления на дешифратор 6. го

Предмет изобретения

Устройство дискретного изменения фазы формируемого сигнала, содер>кащее задающий генератор, делители частоты, блок управ25 ления, логические схемы, отличающееся тем, что, с целью повышения точности изменения фазы при одновременном сокращении объема оборудования, выход дешифратора, соединенного с разрядами, первого из двух последовательно включенных делителей частоты, через узел уточнения подсоединен к одному из входов узла управляемой дискретной задержки, выход .которого через последовательно соединенные формирователь импульсов заданной длительности и фильтр подключе|н к выходным клеммам устройства, .при этом управляющие входы узла управляемой дискретной задержки связаны через узлы уточнения соответственно с выходом второго де4О лителя частоты и с выходом дешифратора, соединенного с разрядами второго делителя частоты, а управляющие входы дешифраторов соединены с выходами кода фазы сигнала блока управления.

Составитель К. Виноградов

Редактор T. Юрчикова

Техред E. Борисова

Корректор Н. Рождественская

Заказ 3977714 Изд. № 1796

Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, >К-35, Раушская наб,, д. 4/5

Т ипография, пр, Сапунова, 2