Библиотена i

Библиотена i

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

329678

Сова Соввтскив

Ссциалистическив

Республик

Зависимое от авт. свидетельства Л

Заявлено 09 111.1970 (№ 1412380, 26-9) М. Кл. Н 04j 3/14 с присоединением заявки №

Приоритет

Опубликовано 09.11.1972. Ьюллетень ¹ 7

Дата опубликования описания 10.IV.1972 р,отемтет по делам наооретеиий и открытий при Совете Улинистров

СССР

Ъ ДК 621.395.4(088.8) Авторы изобретения

М. Я. Вертлиб, Ф. Г. Гордон и A. И. Схиртладзе

Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАНЯТЫХ ТЕЛЕФОННЫХ

КАНАЛОВ

Изобретение может быть использовано для контроля остаточного затухания телефонных каналов, занятых передачей аналоговой информации.

Известные устройства для контроля занятых телефонных каналов, содержащие в тракте приема контрольного сигнала узкополосный фильтр, блок удвоения, генератор контрольного сигнала, дифференциальные системы, пороговые схемы, интеграторы, логические элементы анализа, имеют высокую вероятность пропуска отказов.

Целью изобретения является уменьшение вероятности пропуска отказов без сужения спектра частот канала.

Поставленная цель достигается тем, что выход блока удвоения через последовательно включенные схему сравнения, первый интегратор и ключ подключен .ко второму интегратору, второй вход которого соединен к выходу схемы совпадения. К точке соединения ключа и второго интегратора подключен один из входов схемы совпадения, второй вход которой подсоединен к выходу порогового узла, а ко второму входу ключа подключен источник постоянного напряжения. Выход второго интегратора подсоединен через пороговый узел к логическим элементам анализа.

На чертеже изображена блок-схема устройства контроля занятых каналов, где

1 — развязывающее устройство;

2 — генератор контрольного сигнала;

3 — канал;

4 — дифференциальные системы;

5 5 — узкополосный фильтр; б — схема удвоения;

7 — схема сравнения;

8 — интегратор;

9 — ключ;

10 10 — |штегратор;

11 — схема совпадения;

12 — пороговые устройства;

18 — логические элементы анализа.

Устройство на приеме включается в чстырех15 проводный тракт канала параллельно.

На передаче вместе с поступающим от абонента речевым сшналом в канал 8 вводится контрольный сигнал от генератора 2 через развязывающее устройство 1. На приеме парал20 лельно тракту абонента включаются узкополосный фильтр 5, схема удвоения б, схема сравнения 7, интегратор (с малой постоянной времени) 8, ключ 9, интегратор (с большей постоянной времени) 10, пороговое устройство 12

25 и логические элементы анализа 18. К выходам ключа 9 и порогового устройства 12 подключены входы схемы совпадения 11, выход которой подсоединен к интегратору 10, Постоянная времени заряда и разряда пн30 тегратора 8 определяется длительностью не329678

Тир»>к 448

11ол»ы> .но>.

Из,>о М 215

;3»>»> Ввl 12

1»»ог1»»1»>л, »I>, С»ыу»о»;>, 2 скольки.. Нериодоы час|oты контролы|ого Bill нала. Схема сравнения работает с пере»енным токо». Iid ее выходе имеются импульсы, пока уровень с|инала lia выходе схемы уд>воен||я нреьышает некоторый поро>оыый уроыень.

При пали lIIII 1».ly .Iüñоы IIB выходе схемы Oðаыпения на выходе .нггеграгора 6 оудет посто>нное, управ.>яюцее KJilo÷Î:>I б на>11рягкеll»lе, если

|астота вход огo oшна.l l 1>р|мерно раына |астоте контро.ibliol u си|нала.

11остu>IIIIIoe нан на ьыходе иптеграTopd О управ Iяет кл|Очоы 9, через которыи o à источника постоянного напрягкення заряжается интегратор 1V. Ьремя заряда и разряда интегратора iu составляет несколько секунд. |4а

ВЪ|ХОДЕ ИНТЕГPBTOPd 1V ЫКЛ>ОЧЕНО ПОРОГОВОЕ устройство ia. выходы порогового устроиства 1Ы и ключа 9 подключены ко входам схемы совпадения 11, которая автоматически управляет временем заряда и разряда интегратора 10.

При на.|ичии контрольного сигнала, превышающ го н.-о|орыи норогоыыи уровень;1 уp0ыень помех, интег|гатор iv заряжается> ll пороговое устроиство 1 находится в одном с0стоянии.

При у меньшении или пропадании у ровня контрольного сигнала на приеме канала с выхода схемы сравнения > прекращаются импульсы, и интегратор 8 разряжается. Ключ 9 закрывается, и интегратор 1U начинает разряжаться.

Через интервал времени, равный времени разряда интегратора 1О до порогового уровня, опрокидывае Гся пороговое устройство 12.

lS Опрокинутом состоянии порогового у.строиства и при закрытом ключе 9 интегратор 1U разряжается с малой постоянной времени через схему совпадения 11.

1 ак как >помеха представляет случайный процесс с амплитудами, распределенными по

3ВКоН>1, б IIIBK051$ K норма >lbiIOXI), IcB2Kpое уменьшение амплитуды помехи в течение некоторого времени приведет к разряду интегратора 10, хотя математическое ожидание уровня помех может быгь почти раынО порогу срабатывания схемы сравнения I.

|ак1;>1 образом, при резком снижении уровня контрольного сигнала и наличии в канале помех с большим уровнем изменяется ыремя разряда 11 последующего заряда интегратора 1U. |ак, если понизился на приеме уровень контрольнОГО сш нала, и 1|омехои >IBJI>Ii".10>I ре|евои сигнал, разряд и|1 Гегратора iU произойдет, например, во время естественных пауз в р аз говоре.

При наличии на приеме контрольного сигнала с номинальным уроынем схема совпадения 11 не работает, и время заряда и разряда интегратора 10 остается неизменным.

При наличии слу.чайной помехи с уровнем, соизмеримым с порогом срабатывания порогоыого устройства И, при отсутствии предлогкен1|ых схемных элементов зарегистрировалось бы наличие номинального уровня даже при отсутствии контрольного сигнала.

ПредмеT изобретения

;>стройство для контроля занятых телефон«ых каналов, содержащее в тракте приема контрольного сигнала узкополосный фильтр, слок удыоен:lя, ГенератОр контрольноГО сиГнала, дифференциальные системы, пороговые схемы, интеграторы, ЛОГические элементы анализа, отличающееся тем, что, с целью уменьшения ыероятности пропуска Отказов оез сужения спектра частот канала, выход блока удвоения через последовательно включенные схему сравнения, первый интегратор и ключ под <л|о icii ко второму интегратору, второй вход которого подсоединен к выходу схемы совпадения, при этом к точке соединения К;110ча -i второго интегратора подключен один из

40 входов схемы совпадения, второй вход которои подсоединен к ыыходу. порогового узла; а ко второму входу к;поча подключен источник 110стоянного напряжения; при этом выход второго интегратора подсоединен через пороговый

45 узел к логическим элементам анализа.