Вычислительная система

Вычислительная система

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ

330670

ИЗОБРЕТЕН ИЯ

Союа Соеетских

Социалистических

Республик

ПАТЕНТУ

Зависимый от патента №вЂ”

Заявлено 17. IV.1968 (№ 1233942/18-24) М. Кл. G 06f 7i38

Приоритет 24.IV.1967, № 633069, США

Опубликовано 24.||.1972. Бюллетень № 8

Дата опубликования описания 31.Х.1972

Комитет по делам изобретеиий и открыти6 при Сосете Мииистрое

СССР

УД К 681.325. 55 (088.8) Иностр анец

Сол Ерми Леви (Соединегнные Штаты Америки) Автор изобретения

И ностранная фирма

РКА Корпорейшн (Соединенные Штаты Америки) Заявитель

ЙОЕСОьззнАЯ

МЫМИ- ;, =И „:- <.,.х1л

ВЪ|ЧИСЛИТЕЛЪНАЯ СИСТЕМА

Изобретение относится к вычислительной технике, и в частности, к структурам цифровых вычислительных систем.

Известны вычислительные системы, содержащие и блоков обработки информации, первый запоминающий блок операндов и результатов вместе с идентифицирующим символом, второй запоминающий блок хранения кода операции, по крайней мере, одного символа для идентификации операнда, хранящегося в первом запоминающем блоке, и одного символа для идентификации результата, также хранимого в первом запоминающем блоке, первые логические схемы передачи кода операции из второго запоминающего блока в один из блоков обработки информации, вторые логические схемы для передачи операнда или результата, считанных из первого запоминающего блока, в один из блоков обработки информации, третьи логические схемы для подачи результатов из блоков обработки информации в первый запоминающий блок в соответствии с идентифицирующим результат символом адресной части слова, переданный в данный блок обработки информации, с хранением результата в первом блоке в соответствии с символом.

Недостатком известных устройств являегся малая эффективность работы в мультипрограммном режиме, а также сложность структуры устройств управления.

Предлагаемая система отличается тем, что она содержит буферное запоминающее устройство, блок сравнения, подключенный к выходам буферного запоминающего устройства и выходам готовности блоков обработки, схемы передачи, включенные между выходом второго запоминающего устройства над входом пер1о вого ЗУ, схемы передачи идентифицирующих результат символов на опрос второго блока, связанные с выходами блоков обработки и схемами опроса второго запоминающего устройства, схемы передачи адресов, подклю15 ченные к выходу второго запоминающего устройства и входу буферного запоминающего устройства; первая память содержит запоминающий регистр, связанный со вторыми логическими схемами, а источник данных и симво20 лов связан через логические схемы со схемами запроса второго запоминающего блока.

Это позволяет увеличить эффективность работы системы в мультипрограммном режиме и упросгить структуру устройств управления.

2 Другими отличиями является то, что второе запоминающее устройство выполнено ассоциативным, а буферное запоминающее устройство — в виде стэка.

На фиг. 1 представлена блок-схема вычисли30 тельной системы параллельного действия; на

330670

3 фиг. 2 — модификация системы, изображенной на фиг. 1 для случая, когда команды включачот адреса двух операндов.

Система содержит источник 1 команд и данных, например блок с магнитной лентой, ценгральный блок вычислительного устройства для обработки информации или основное запоминающее устройство. Команды подаются из источника 1 через схему 2 совпадения при подаче синхронизирующего импульса по шипе 8 ко входу 4 ассоциативной памяти 5 команд.

Данные подаются из источника 1 через схему б совпадения при подаче синхронизирующего импульса по шине 7 к ре -истру 8 хранения данных памяги 9 операндов. В то же время в течение импульса по шине 7 адрес гамяти подается из источника 1 через схему 10 совпадения по шине 11 в регистр 12 для хранения адресов памячи. Схемы совпадения и шины представляют собой обычные многоразрядные блоки схем совпадения и проводника, способные передавать параллельно несколько или много информационных двоичных разрядов команды, операнда или адреса. Память 9 является обычной памятью с произвольной выборкой, в которой операнды хранятся в ячейках памяти, спределяемых при помощи адресов, подающихся в регистр 12 для хранения адресов памяти.

Ассоциативная память 5 команд может быть выпЪынына как любая обычная ассоциативная память.

Могут быть использованы и другие запоминающие устройства с адресной выборкой. Ëeсоциативная память 5 команд используется для хранения командных слов, каждое из которых включает область 18, содержащую код операции, адрес операнда или символьную область 14, а также область 15, содержащую адрес результата. Каждая команда может также включать различны Jonoëíèòåëbíûå обласги или двоичные разряды для констанг переадресации, адресов, ичдикаторов и т. д.

Ассоциативная память 5 сконструирована таким образом, что ее часть 14, в которой заключается область адреса операнда, может быть опрошена с целью выяснения, существует ли одно или больше командных слов (в памяти, содержащей область адреса операнда), соответствующее опрашиваемому сигналу.

Если такое соответствие обнаружено, то искомое командное слово считывается из памяги по сигналу обычных схем управления. Считанный сигнал по шине 1б подается на схемы совпадения 17 — 20.

Когда командное слово считано из ассоциативной памяти 5 команд, область И кода операции командного слова направляется через схему 17 совпадения к области кода операции в оперативно-операндный куб 21 буферного запоминающего устройства. В то же время область 15 адреса результата командного слова считывается из ассоциативной памяти 5 и проходит через схему совпадения 19 к части 22 адреса результата оперативно-операндного

4 куба 21 запоминающего устройства. Направление выбирается при помощи области 14 адреса операнда из считанной команды. Область 14 адреса операнда из считанной команды проходит через схему 18 совпадения и по линии 23 попадает в регистр 12 для хранения адресов операндной памяти 9. Когда адрес операнда попадает в регистр 12 для хранения адресов, то адресованный операнд считывается из операндной памяти 9, проходит по линии 24 через схему 20 совпадения к операндной части 25 куба 21 оперативного запоминающего устройсгва для операндов. Суммируя вышеизложенное, можно заметить, что код операции в обласги 13 и адрес результата в области 15 командного слова в ассоциагивной командной памяти 5 передаются непосредственно в куб 21.

Однако адрес операнда командного слова в области 14 используется для выборки самого операнда и передачи операнда в куб 21.

Куб 21 может быть обычным устройством для временного хранения информации или буферным запоминающим устройством, способным оперативно хранить множество операндов.

Оперативно-операндный куб запоминающего устройства желательно выполнить в виде стэка с рециркуляцией, который мог бы воспринимать слова в своей верхней части, передавать слова вниз, располагая их в донной части, и затем осуществлять рециркуляцию слов из донной части или выходной в верхнюю часть, если эти слова не передаются немедленно к другим блокам. Куб 21 запоминающего устройства здесь подробно описываться не будет, поскольку он может быть сконструирован любым из хорошо известных способов для выполнения буферных функций.

Каждый из множества блоков 2б, 27 и 28 вычислительных устройств для обработки информации может выполнять различные функции, такие как сложение, вычитание, умножение, сдвиг и т. д. С другой стороны, два или более вычислительных блока могут выполнять одну и ту же фун <цию, например, сложение.

Возможен также случай, когда вычислительные усгройства для обработки информации одинаковы и могут выполнять все виды арифметических операций. В любом случае множество блоков вычислительных устройств для обработки информации сконструировано таким образом, что они могут работать одновременно, причем каждый выполняет операцию, соответствующую оперативно-операндному слову, которое подается в блок из оперативно-операндного куба 21 запоминающего устройства.

Передача оперативно-операндных слов из куба 21 запоминающего устройства контролируется при помощи блока 29 сравнения. Каждый блок вычислительного устройства для обработки информации после завершения своей рабогы выдает сигнал готовности, который по соответствующим линиям 80 подается в блок 29 сравнения. Часть 81 кода операции оперативно-операндного слова с выхода ку330670

5 ба 21 запоминающего устройства по линии 32 подается в блок 29 сравнения.

Таким образом, код операции, подаваемый в блок сравнения, может указывать, что команда на выходе куба 21 запоминающего устройства требует для своего выполнения наличия, например, суммагора или множительного устройства. Блок 29 сравнения сравнивает код операции с сигналом готовности из вычислительных устройств для обработки информации в целях определения, готов ли соответствующий блок вычислительного устройства для обработки информации к выполнению оперативно-опер андного с.-ова. Если блок вычислительного устройства для обработки информации находится в сосгоянии готовности, то блок сравнения отпирает соответственно одну из схем 83 совпадения (передачи), так что полное оперативно-операндное слово передается из куба 21 запоминающего устройства по линии 34 к соответственно одному из блоков 2б — 28 вычислительных устройств для обработки информациии.

В блок вычислительного устройства для обработки информации подается таким образом оперативно-операндное слово, включающее код операции, операнд и адрес результата, что дает возможность автономно продолжать выполнение оперативно-операндного слова. Когда блок вычислительного устройства для обработки информации заканчивает выполнение операции и содержит готовый результат, этот результат передается через схему 85 совпадения и по линии 3б в регистр 8 памяти для данных операндной памяти 9.

В то же самое время часть 37 адреса результата операнда, полученная при помощи блока вычислительного устройства для обработки информации из куба 21 оперативного запоминающего устройства, проходит через схему 88 совпадения и по линии 89 попадает в адресный регистр 12, операндной памяти 9. Пары схем совпадения 85 и 38 отпираются, каждая соответствующим синхронизирующим сигналом по шинам 40 — 42, синхронизирующие сигналы приходят последовательно для того, чтобы избежать наложений, если результаты двух или более блоков вычислительных устройств для обработки информации будут готовы в одно и то же время. В другом варианте вместо использования синхронизирующей последовательности импульсов по шинам

40 — 42 операция контроля может быть выполнена при помощи любой хорошо известной селекции и блокирующего устройства.

При помощи обзора операнд, требуемый для выполнения команды, идентифицируется в команде при помощи адреса операнда в операндной памяти 9. Подобным же образом вычисленный результат, который должен быть получен при выполнении команды, идентифицируется в команде при помощи адреса, под которым этот результат хранится в операндной памяти 9. Адреса операндов и вычисленных результатов являются идентифициру5 о

25 зо

6 ющими операнд и результат символами соответственно. Идентифицирующие операнд и результат символы необходимы для адресования памяти, но они удобны в обычно применяемых адресах памяти для дополнительной цели идентификации и сравнения готовых операндов с требуемыми.

Ниже будет описана последовательность, в которой командные слова считываются из ассоциативной командной памяти 5 и приводятся в готовность для использования в блоках вычислительных устройств для обработки информации. Время, при которсм командное слово считывается пз ассоциативной командной памяти 5 опр< деляется не столько позицией команды в последова-,ельности команд, сколько готовностью операнда, нужного для выполнения команды. Операнд готов, если он хранится в опсрандной памяти 9. О готовности операнда спгнализируется, когда он сначала передается в операндную память 9 для хранения.

Операнд может быть передан в операндную память 9, как и данные пз источника 1 команд и данных. Когда даннь е передаются в операндпую память 9, адрес данных подается по линии 11 к адресному регистру 12, в то же время по линии 43 подается в качестве опрашивающего сигнала в область 14 адресов операндов ассоциативной командной памяти 5. Если адрес данных пли операнда, находящегося в операндной памяти 9, тот же самый, что и адрес операнда командного слова в ассоциативной ксмандной памяти 5, то команда может быть выполнена. Следовательно, командное слово считывается из ассоциативной командной памяти 5 в оперативно-операндный куб 21 запомпнающегоустройства.

Результат вычислений устройством для обработки информации при выполнении команды может быть операндом, требующимся для другой команды в ассоциативной командной памяти 5. Когда результат передается по линии 89 в операндную память 9, то, кроме того, он подается по линии 44 в качестве опрашивгющего сигнала в области 14 адресов операндов ассоциативной командной памяти 5. Если адрес, по которому результат из вычислительного устройства для обработки информации подается в операндную память9, тот же самый, что и адрес операнда команды в ассоциативной командной памяти 5, то команда может быть выполнена. Следовательно, команда передается в оперативно-операндный куб 21 запоминающего устройства.

Порядок, в котором выполняется команда программы, определяется не столько ее местом в написанной последовательности команд в программе, сколько готовностью необходимого операнда и готовностью вычислительного устройства для обработки информации к выполнению команды. Действительная последовательность, в которой выполняются команды, может быть и не предписанной и из330670

7 меняться в зависимости от готовности операндов и вычислительных устройств для обработки информации в те моменты, когда тесты на готовность уже проведены. Однако команды исполняются в последовательности, которая максимизирует использование нескольких вычислительных устройств для обработки информации.

В системе автоматически контролируется последовательность, в которой выполняются команды, способом, обеспечивающим сравнительно быстрое завершение программы или программ, подлежащих выполнению. Когда ассоциативная командная память 5 содержит части ряда разли нных программ, вычислительные устройства для обработки информации продолжают выполнять команды, которые могут быть выполнены во всех программах, не будучи ограничены выполнением команд одной программы. Одновременное выполнение команд различных программ осуществляется при помощи аппаратуры, без потерь времени, существующих при использовании системы управления для средств программирования.

Предлагаемое изобретение, как уже было описано, применяется в такой системе, где каждая команда включает два адреса: адрес операнда и адрес результата. Некоторые вычислительные машины работают с использованием трехадресных команд, причем каждач команда включает: а) адрес операнда и в) адрес операнда и адрес результата. Сист..ма, изображенная на фиг. 2, является модификацией системы, изображенной на фиг. 1, причем в этой модификации используются трехадреснь е команды, включающие два адреса операнда.

На фиг. 2 показаны три блока 45, 46 и 47 ассоциативный командной памяти, а также сборка 48, которая может быть подставлена вместо ассоциативной командной памяти 5 системы, изображенной на фиг 1. Блок 45 предназначен для хранения команд, из которых каждая включает часть 49 с кодом операции, часть 50 с адресом первого операнда А, часть 51 с адресом второго операнда B и часть 52 с адресом результата. Дополнительные блоки 46 и 47 ассоциативной командной памяти одинаковы по конструкции и предназначены для хранения команд, из которых каждая включает перечисленные части. Операндные адреса, поданные по линиям 48 и 44, приложены в качестве опрашивающих сигналов, как в адресной части 50, так и к адресной части 51 блока 45 ассоциативно командной памяти (фиг. 2). Таким образом, адрес, появляющийся на линии 48, подается одновременно к частям 50 и 51 блока 45, а адрес, появившийся в другое время на линии 44, также подается одновременно к частям 50 и 51 олока 45.

Если опрошенный адрес передан в блок 45 памяти и согласуется с адресной частью 50 команды, то память выдает на линии 58 и в схеме совпадения 54 управляющий сигнал, 5

8 который разрешает считывание из блока 45 памяти полного командного слова и передачу командного слова в блок 46 ассоциативной командной памяти. Аналогично, если опрошенный адрес передан в адресную часть 51 блока 45 и согласуется с соответствующей частью команды, хранящейся в памяти, то память управляется сигналом на линии 55 и схемы совпадения 56, что вызывает передачу согласованной команды в блок 47 ассоциативной командной памяти. В результате оказывается, что команды, оставшиеся в блоке 45, являются командами, для которых нет операндов А и В в операндной памяти 9. Для команды в блоке 46 ассоциативной командной памяти готов только операнд А, а для команд, содержащихся в блоке 47, готов только операнд В.

В то же время эти опрошенные адреса подаются в адресные части А и В блока 45, одновременно они подаются в качестве опрашивающих сигналов в адресную часть 51 блока 46 и в адресную часть 50 блока 47 памяти.

Если опрашиваемые адреса поданы в B адресную часть 51 блока 46 и согласуются с соответствующей частью команды в памяти, тогда блок 46 памяти выдает контрольный сигнал на линию 57 и схему 58 совпадения, что вызывает передачу соответствующей команды в сборку 48. Аналогично, когда опрашиваемые адреса поданы в А адресную часть 50 блока 47 и согласуются с соответствующей адресной частью команды в памяти, тогда память выдает сигнал на линию 59 и схему совпаденпя 60, что вызывает передачу соответствующей команды в сборку 48.

Команда, поданная из блока 46 памяти или из блока 47 памяти в сборку 48, представляет собой команду, которая была определена при помощи опроса, причем оба из двух требуемых операндов были в состоянии готовности в операндной памяти 9, в системе, показанной на фиг. 1.

Когда команды переданы в сборку 48, она направляет адресную часть 49 и адресну;о часть 50 команды по линиям 61 в адресный регистр 12 операндной памяти 9. Это способствует успешному поиску операндов, хранящихся в операндной памяти. Полученные операнды передаются из регистра 12 для хранения данных операндной памяти по линиям

62 к схемам совпадения 68 и 64. В то же время сборка формирует контрольный сигнал на линии 65, отпирающий схемы совпадения 68, 64 и бб, 67 для передачи результирующего полного оперативно-операндного слова к оперативно-операндному кубу 21 запоминающего устройства, Следовательно, трехадресная система работает так же, как и двухадресная, показанная на фиг. 1.

Предмет изобретения

1. Вычислительная система, содержащая и блоков обработки информации, первый запо330670

9 .минающий блок операндов и результатов вместе с идентифицирующим символом, второй запоминающий блок хранения кода операции, по крайней мере, одного символа для идентификации операнда, хранящегося в первом запоминающем блоке, и одного символа для идентификации результата, также хранимого в первом запоминающем блоке, первые логические схемы передачи кода операции из второго запоминающего блока в один из блоков обработки информации, вторые логические схемы для передачи операнда или результата, считанных из первого запоминающего блока, в один из блоков обработки информации, третьи логические схемы для подачи результатов из блоков обработки информации в первый запоминающий блок в соответствии с идентифицирующим результат символом адресной части слова, переданным в данный блок обработки информации, с хранением результата в первом блоке в соответствии с символом, отличающаяся тем, что, с целью повышения эффективности системы в мультипрограммном режиме ее работы, а также упрощения структуры устройств управления, она содержит буферное запоминающее

10 устройство, блок сравнения, подключенный к выходам буферного запоминающего устройства и выходам готовности блоков обработки, схемы передачи, включенные между выходом

5 второго запоминающего устройства и входом первого запоминающего устройства, схемы передачи идентифицирующих результат символов на опрос второго блока, связанные с выходами блоков обработки и схемами опроса

10 второго запоминающего устройства, схемы передачи адресов, подключенные к выходу второго запоминающего устройства и входу буферного запоминающего устройства; первая память содержит запоминающий регистр, свя15 ванный со вторыми логическими схемами, а источник данных и символов связан через логические схемы со схемами запроса второго запоминающего блока.

2. Система по п. 1, отличающаяся тем, что, 20 с целью упрощения схем управления, второе запоминающее устройство выполено ассоциативным.

3. Система по п. 1, отличающаяся тем, что, 25 с целью ее упрощения, буферное запоминающее устройство выполнено в виде стэка.

330670

Составитель А. А. Плащин

Техред Т. Ускова Корректор Е. Миронова

Редактор Б. Нанкина

Типография № 24 Главполиграфцрома, Москва, Г-19, ул. Маркса-Энгельса, 14

Заказ 153 Изд. № 283 Тираж 448 Подп ис н ое

1ЛНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушскля наб., д. 4/5