Устройство для усреднения флюктуации амплитудимпульсов

Устройство для усреднения флюктуации амплитудимпульсов

Иллюстрации

Показать все

Реферат

 

!

О П Й--СА Н И Е

ИЗОБРЕТЕН Ия

Савв Саавтвииа

Свин адиатичвсвид

Рва пубаи»

3337!4

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено ОЗ.Ч111,1970 (№ 1467893/26-9) М. Кл. Н 04Ь 1/10 с присоединением заявки №вЂ”

Комитет пе делаю изссрртеиий и еткрштий ври Сввете Мииистрае

СССР

Приоритет—

Опубликовано 21,111.1972. Бюллетень № 11

Дага опубликования описания 21.IV.1972

УДК 621.376.5 (088.8) Авторы изобретения

H. П. Валуев, В. К. Латышев, В. В. Лындин и 3. А. Мукомел

Заявитель

Центральный научно-исследовательский институт черной металлургии (им. И. П, Бардина

УСТРОЙСТВО ДЛЯ УСРЕДНЕНИЯ ФЛЮКТУАЦИЙ АМПЛИТУД

ИМПУЛЬСОВ

Изобретение относится к системам широтноимпульсной и временно-импульсной модуляции, к приборам измерительной техники.

Известно устройство для усреднения флюктуаций амплитуд импульсов, содержащее блоки коммутируемых накопителей, каждый из которых выполнен в виде последовательно соединенных коммутирующего и запоминающего элементов.

Недостаток известного устройства состоит в том, что для значительного уменьшения флюктуаций амплитуд импульсов требуется большое количество параллельно включаемых коммутируемых накопителей, что приводит к значительному усложнению схемы устройства.

Цель изобретения — уменьшение флюктуаций амплитуд импульсов при одновременном упрощении устройства.

Поставленная цель достигается тем, что блоки коммутируемых накопителей соединены последовательно, в каждый из них дополнительно введены сумматор, делитель и линия задержки, при этом выход делителя соединен с первым входом коммутирующего элемента, второй вход которого соединен с первым входом сумматора, а выход коммутирующего элемента через линию задержки подключен к первому входу запоминающего элемента, второй вход которого через дифференцирующую цепь, а выход непо"редственно подключены соответственцо к первому и второму входам сумматора, причем выход коммутирующего элемента подсоединен к первому входу последующего блока коммутируемого накопителя.

На чертеже представлена функциональная схема одного блока коммутируемого накопителя как составной части устройства.

Предлагаемое устройство состоит из последовательно соединенных блоков коммутируе)0 мых накопителей, каждый из которых состоит из сумма гора 1, выход которого соединен с входом делителя налряжения 2, выход делителя напряжения соединен с первым входом коммутирующего элемента 3, второй вход комму15 тирующего элемента 8 соединен с входом сумматора 1, выход коммугирующего элемента 8 соединен с входом линии задержки 4 и с входом сумматора последующего блока коммутируемого накопителя (на схеме не показан), выход линии задержки соединен с первым входом запоминающего устройства 5, второй вход запоминающего устройства 5 через дифференцирующее устройство б соединен с входом сумматора 1, выход запоминающего устройства 5 соединен со вторым входом сумматора 1.

Принцип работы устройства заключается в следующем. Входной импульс поступает на первый вход сумматора 1, на выходе которого формируется сигнал, равный сумме амплитуды

30 пришедшего импульса и напряжения на запо333714

Предмет изобретения

Составитель А. Горбачев

Te ðåä Т. Ускова

Редактор Л. Мазуронок

Корректор Н. Коваленко

Закав 2272 Иэд. № 429 Тираж 448 П од пивное

ПНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-З5, Раушокая наб., д. 4/5

Обласкан типография Костромского управления по печати минающем устройстве 5. С выхода сумматора 1 сигнал подается на вход делителя напряжения 2. Полусумма сигнала с выхода делителя напряжения поступает на вход коммути рующего элемента 8, который открывается по второму входу на время, равное длительности, поступающего на вход сумматора импульса. На выходе коммутирующего элемента 8 формируется импульс, амплитуда которого равна напряжению на его входе. Далее импульс с выхода коммутирующего элемента 8 поступает на вход линии задержки 4, которая задерживает

его на время, необходимое для сброса на нуль напряжения, зафиксированного. в запоминаю щем устройстве 5. Сброс на нуль осуществляют задним фронтом импульса, поступающего на первый вход сумматора 1 и дифференцирующего устройства б, выход которого соединен со вторым входом запоминающего устройства 5. В «освободившуюся» .память запоминающего устройства 5 поступает импульс с выхода линии задержки 4. С выхода запоминающего устройства 5 напряжение, равное амплитуде запоминаемого импульса, поступает на второй вход сумматора 1, где «ожидает» прихода следующего импульса, с поступлением которого цикл усреднения повторяется. Усредненные по амплитуде импульсы с выхода коммутирующего элемента 8 одновременно с процессом усреднения поступают в последующий блок коммутируемого накопителя (па схеме не показан), с выхода которого (после вторичного усреднения) поступают на вход следующего блока коммутируемого накопителя и та к до последнего блока, где происходят ана5 логичные преобразования.

Устройство для усреднения флюктуаций

l0 амплитуд импульсов, содержащее блоки коммутируемых накопителей, каждый,из которых выполнен в виде, последовательно соединенных коммутирующего и запоминающего элементов, отличающееся тем, что, с целью уменьшения

15 флюктуаций амплитуд импульсов и упрощения устройства, блоки коммутируемых наколителей соединены последовательно, в каждый из них дополнительно введен сумматор, делитель и линия задержки, при этом выход делителя со20 единен с первым входом коммутирующего элемента, второй вход которого соединен с первым входом сумматора, а выход коммутирующего элемента через линию задержки подключен к первому входу запоминающего элемента, 25 второй вход которого через дифференцирующую цепь, а выход непосредственно подключены соответственно к первому и второму входам сумматора, причем выход коммутирующего элемента подсоединен к первому входу послеЗО дующего блока коммутируемого накопителя.