Регистр сдвигапйтен t iiu* ii:aji г.: .:- ?:.a\!

Регистр сдвигапйтен t iiu* ii:aji г.: .:- ?:.a\!

Иллюстрации

Показать все

Реферат

 

ОПИСАЙИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

350048

Сава советских

Социалистических

Республик

Зависимое от авт. сппдетельства №

Ч. Кл. G 11с 19 00

Заявлено 29.IX,1969 (№ 1363406/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 04,IX,1972. Гиоллстснь ..U > 26

Дата опубликования описания 25.Х.1972 йомитвт ла делам изооретеиий и открытий лри Совете Министров

СССР

УДК 681.326.33(088.8) Авторы изобретения

В. Я. Загурский и Ю. Н. Артюх

Институт электроники и вычислительной техники АН

Латвийской ССР

Заявитель

РЕГИСТР СДВИГА

Изобретение относится к области вычислительной техники, в частности к регистрам сдвига.

Известны регистры сдвига, выполненные а туннельных диодах и транзисторах сброса.

Однако быстродействие и надежность известных регистров сдвига ограничиваются пз-за наличия реактивных компонентов, так «ак уменьшение их (для уменьшения инерционности цепей промежуточного запоминания) ведет к резкому увеличению критичности схемы к параметрам импульсов, к разбросу компонент и уменьшению стабильности их работы.

Кроме того, ограничение обусловлено наличием транзисторного инвертора потенциального сигнала независимо от его конкретных функций в схеме. При работе инвертора потенциального сигнала возможен режим насыщения транзистора, что приводит к усло>кнснию схемы и уменьшению ее надежности. Прп циркуляции кодов, близких к нулевым, в известных регистрах туннельные диоды переключаются дважды на каждый тактовый импульс, в результате чего уменьшается быстродействие и надежность работы.

С целью повышения быстродействия и надежности работы в каждый разряд предлагаемого регистра введен пороговый элемент на транзисторе и туннельном диоде, причем катод туннельного диода соединен с эмиттером транзистора, коллектор которого соединен с основной шиной синхронизации, база транзистора через диодно-резистивпуlо цепочку подключена к выходу триггера и коллектору транзистора сброса, база которого соединена с катодом туннельного диода порогового элсмента предыдущего разряда.

Иа чертеже приведена принципиальная схема предлагаемого регистра.

10 Каждый разряд регистра содержит бпстабильный элемент памяти на туннельном диоде 1 и резисторе 2, транзистор 8 сброса, диодно-резпстпвную схему (резистор 4, диод 5) и пороговый элемент на туннельном диоде о

15 и транзисторе 7.

Прп хранении «0» (нпзковольтное состояние диода 1) в ячейке регистра через резистор 2 и туннельный диод 1 протекает ток. Остальные элементы схемы практически обесточены.

20 При «раненип «1» (высоковольтное состояние диода 1) ток протекает как через резистор 2 и диод 1, так и через резистор 4, коллекторно-базовый переход транзистора 7. Так как напряжение на прямой ветви вольтампер25 ной характеристики диода 5 выбирается обычно больше, чем напряжение на вольтамперной характеристике коллекторно-базового перехода транзистора 7, то ток через диод 5 нс протекает. Ток, ответвляющийся через эмиттер30 но-базовый переход транзистора 7 в цепь тун350048

Составитель С. Пронин

Тскред А. Камышникова

Корректор В. )Колудева

Редактор T. Морозова

Заказ 3552/10 Изд. № 1459 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4,5

Типография, пр. Сапунова, 2 польного диода 6, необходим для работы схемы. Ток, протекающий через резистор 4 и коллекторно-базовый переход транзистора 7, обеспечивает накопление заряда в базе транзистора 7 за время хранения единичного состояния в ячейке регистра. Г1оскольку величина его обычно незначительна (несколько десятых долей миллиампера), то нагрузка диода 1 невелика, поэтому обеспечивает сохранение почти полной величины потснциального сигнала на диоде 1, практически отсутствует влияние нагрузки на ре>кнм работы бнстабильной ячейки на диоде 1 и резисторе 2 и существенно уменьшается статическая мощность, потребляемая схемой, определяющаяся лишь выбором пикового тока диода 1 и составляющая 1,5 — 3 мвт.

Тактирование производится по двум тактовым шинам: основной шине 8 и вспомогательной шине 9 — импульсами отрицатсльной полярности. При использовании для тактирования коротких импульсов (3„(5 — 7 и/сек) шины 8 и 9 могут быть соединены вместе, т. е. заменены одной тактовой шиной. Однако для расширения диапазона изменения длительностей тактовых импульсов (до t„(15—

20 н(сек) применены две тактовые шины.

Для правильного функционирования схемы необходимо, чтобы длительность и амплитуда импульсов по щине 9 не должна быть больше длительности и амплитуды импульсов по шине 8. Необходимо также одновременное их воздействие. Тактирование производится от источников напряжения.

Работа регистра происходит следующим образом.

При хранении «О» в n — 1-ом разряде регистра тактовый импульс по шине 8 не вызывает срабатывания порогового элемента, и на эмиттере транзистора 7 отсутствует отрицательный импульс. Поэтому последующий и — 1-ый разряд регистра устанавливается в нуль с помощью транзистора 8 сброса тактовым импульсом по шине 9. Из-за малой длнтельности тактового импульса, действующего по шине 9, а также благодаря нелинейной нагрузке транзистора 3 сброса исключается его насыщение, что значительно увеличивает бы5 стродействие устройства.

При хранении «1» в и — 1-ом разряде тактовый импульс по шипе 8 рассасывает накопленный в базе транзистора заряд и вызывает срабатывание туннельного диода 6. Г1ри сра10 батывании диода 6 существенную роль играет также усиление транзистора 7 по мощности, что увеличивает надежность работы схемы. Отрицательный импульс на эмиттере транзистора 7 запрещает установку в «О»

15 и-ого разряда. Если при этом в и-ом разряде уже хранился «0», то происходит его установка в единицу через коллекторно-базовый переход транзистора 8 импульсом по тактовой шине 9. 11ромежуточное запоминание предшс20 ствующего состояния бистабильного элемента памяти («1» или «О») обеспечивается подготовленностью или неподготовленностью 1IOpOгового элемента на транзисторе 7 и туннельном диоде 6.

Предмет изобретения

Регистр сдвига, содержащий в каждом разряде триггер на туннельном диоде, соединенный с транзистором сброса, диодно-резистив30 ную цепочку, основную и вспомогательную шины синхронизации, отличаюи ийея тем, что, с целью повышения быстродействия и надежности, в каждый разряд регистра введен пороговый элемент на транзисторе и туннель33 ном диоде, причем катод туннельного диода соединен с эмиттером транзистора, коллектор которого соединен с основной шиной синхронизации, база транзистора через диодно-резистивную цепочку подключена к выходу тригге40 ра и коллектору транзистора сброса, база которого соединена с вспомогательной шиной синхронизации, а эмиттер соединен с катодом туннельного диода порогового элемента предыдущего разряда.