Устройство для оценки достоверности бинарных сигналов частотной телеграфии

Устройство для оценки достоверности бинарных сигналов частотной телеграфии

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено ЗО.XI 1.1969 (№ 1391346126-9) / х

"к, Р

М. Кл. Н 041 1/10 с присоединением заявки ¹

Приоритет

Опубликовано 13.IX.1972. Бюллетень № 27

Дата опубликования описания 26.1Х.1972

Котвитвт по деиатл изобретений и открытий при Совете Министров

СССР

УДК 621.391.733.4 (088.8) Авторы изобретения

Г. Д. Бураков и P. Ф. Григорьев

Заявитель

УСТРОЙСТВО ДЛЯ ОЦЕНКИ ДОСТОВЕРНОСТИ БИНАРНЫХ

СИГНАЛОВ ЧАСТОТНОЙ ТЕЛЕГРАФИИ

5о

C$

Изобретение относится к электросвязи, а именно к обнаружению и контролю ошибок в закодированной информации в телеграфии.

Известные устройства для оценки качества сигнала при приеме передач частотной телеграфии, содержащие входной блок с сумматором, блоки оценки качества сигналов, блок формирования кодовых сигналов, характеризуются невысокой вероятностью обнаружения ошибочно принятых кодовых симоволов, а также низкой достоверностью обнаружения кодовых комбинаций.

Цель изобретения — повышение вероятности обнаружения ошибочно принятых кодовых символов, а также обнаружение кодовых комбинаций низкой достоверности.

Для этого в предлагаемом устройстве сумматор входного блока включен параллельно интегратору, выход интегратора подключен через второй квадратор к управляемому усилителю и соединен с блоком вычитания. На выходе последнего подключен интегратор средних значений квадрата огибающей сигнала, причем к входу последнего подсоединен второй квадрат. Выход усилителя подключен через коммутатор к входам амплитудных селекторов, а выход последних подключен к счетчику, соединенному через дешифраторы состояния счетчика с кодопреобразователем.

Достоверность принимаемого сигнала оценивается поэлементно путем измерения для каждого элементарного сигнала «весового» коэффициента

5 где 5 o — квадрат оценки среднего значения

10 амплитуды демодулированного элементарного сигнала на временном интервале т (здесь т — интервал усреднения, T — длительность элементарного сигнала);

15 î s — оценка дисперсии амплитуды сигнала на временном интервале т.

Параметр L., измеренный таким образом, является коэффициентом достоверности.

На чертеже изображена блок-схема предла20 гаемого устройства.

Сигнал двух полярностей с дифференциальной нагрузки квадратичных детекторов каналовыделяющего аппарата поступает на диодные ограничители 1 и 2. Диодный ограничитель 1 имеет нулевой порог и производит ot раничение отрицательных значений видеосигнала (ограничитель снизу). Диодный ограничитель 2 осуществляет ограничение при нулевом пороге положительных значений видеосигнала

30 (ограничитель сверху). В фазопнверторе 8 происходит поворот на 180 фазы сигнала, поступающего с ограничителя 1. Сигналы, приведенные к одной полярности, складываются в сумматоре 4 и после сложения поступают на интегратор 5 и квадратор б. В интеграторе для каждого элементарного сигнала вычисляется оценка среднего значения принятой реализации элементарного сигнала S (т) на интервале т.

Процесс управления работой интегратора (подача напряжения на интегратор на время т и разряд интегратора перед началом следующего цикла) осуществляется устройством 7 управления. С выхода интегратора 5 напряжение поступает на интеграторе 8, в котором в процессе интегрирования значения напряжения возводятся в квадрат.

Квадратор б возводит в квадрат значения напряжения сигнала, поступающего с сумматора 4. С выхода квадратора б сигнал поступает на интегратор 8, где производится вычисление оценки среднего значения квадрата амплитуды элементарного сигнала.

Выходы квадратора б и интегратора 8 подключены к блоку 9 вычитания, где происходит вычитание напряжений, вычисленных квадратором б и интегратором 8. Разностное напряжение в моменты окончания интегрирования сигналов интеграторами 5 и 8 является оценкой дисперсии реализации элементарного сигнала.

Напряжение с выхода квадратора б поступает на управляемый усилитель 10. Устройство ll управляет интеграторами 5 и 8. Управление коэффициентом усиления усилителя осуществляет напряжение, поступающее с блока 9.

В моменты окончания процесса интегрирования сигналов интеграторами 5 и 8 величина напряжения на выходе управляемого усилителя пропорциональна величине коэффициента достоверности

so — 1 мВкс оз Выход управляемого усилителя 10 соединяется с коммутатором 12, который производит поочередное подключение через интервалы времени, равные длительности элементарных сигналов, напряжения с выхода управляемого усилителя 10 на входы амплитудных селекторов 18 — 17 в моменты окончания интегрирования.

Селектор 18 служит для оценки достоверности первого элементарного сигнала, селектор

14 — второго и т. д., селектор 17 в пятого элементарного сигнала.

Амплитудные селекторы находятся в закрытом состоянии, если уровень напряжения, поступающегосуправляемого усилителя U. (Uo, где Uo величина напряжения, соответствующая пороговому значению коэффициента достоверности L =Lo.

351332

Если U-.) Uo, селектор, который в данный момент подключен к выходу управляемого усилителя, переходит в открытое состояние, при этом на счетчик 18, подключенный к выходам

5 селекторов, поступает импульс. После отключения коммутатором входного напряжения амплитудный селектор возвращается в исходное состояние.

Таким образом, за один цикл работы ком10 мутатора, равный длительности кодовой комбинации, на вход счетчика 18, емкость которого должна быть и двоичных единиц, поступает определенное число импульсов с выходов амплитудных селекторов. Достоверность кодовой

15 комбинации тем выше, чем большее количество импульсов поступает на вход счетчика 18. Степень достоверности кодовой комбинации оценивается К вЂ” 1 дешифраторами состояния счетчика 18. По схеме, изображенной на чер20 теже, достоверность кодовой комбинации оценивается четырьмя градациями качества . (К вЂ” 4). Дешифраторы 19, 20, 21 подключены к счетчику 18 таким образом, что импульс на выходе дешифратора 19 появляется при по25 ступлении на вход счетчика и — 2 импульсов, т. е, появление импульса на выходе дешифратора 19 (при отсутствии импульсов с дешифраторов 20 и 21) соответствует неуверенному приему двух кодовых символов анализирузо емой комбинации. Появление импульса на выходе дешифратора 20 (при отсутствии импульса с дешифратора 21) соответствует неуверенному приему одного символа кодовой комбинации. Импульс на выходе дешифратора 21 появляется при полном заполнении счетчика, что соответствует уверенному приему всех и символов кодовой комбинации. При поступлении на вход счетчика 18 менее и — 2 импульсов, на выходах дешифраторов 19, 20 и 21 импульсы

4О будут отсутствовать, что соответствует неуверенному приему более двух символов кодовой комбинации. По окончании цикла оценки достоверности кодовой комбинации счетчик 18 сбрасывается

45 в исходное состояние.

Выходы дешифраторов 19 и 20 соединены с блоком 22 формирования кодовых сигналов, соответствующих различным степеням достоверности кодовой комбинации. Выход дешифратора 21 соединен с реверсивным счетчиком

28, сдвиговым регистром 24 и через развязывающую цепь 25 с кодопреобразователем 2б.

Последний формирует следующие двухзначные кодовые сигналы: «00» — при появлении им55 пульса на выходе дешифратора 21 (уверенный прием всех символов кодовой комбинации);

«01» — при появлении импульса на выходе дешифратора 20 и отсутствии импульса с дешифратора 21 (один из символов кодовой комбинации принят неуверенно); «01» — при появлении импульса на выходе дешифратора 19 и отсутствии импульсов с дешифраторов 20 и

21 (два символа кодовой комбинации приняты неуверенно): «11» — при отсутствии импуль65 сов на выходах дешифраторов (более двух

351332 символов кодовой комбинации приняты неуверенно).

В реверсивном счетчике 28 оценивается качество участка принятой информации длительностью 1 кодовых комбинаций. Для этого на вход суммирования счетчика поступают импульсы с выхода дешифратора 21, соответствующие уверенному приему кодовых комбинаций. Эти же импульсы подаются на вход регистра 24, содержащего l триггерных ячеек.

Записанные в регистре импульсы продвигаются тактовыми импульсами, поступающими с устройства 27 синхронизации, период которых равен длительности кодовых комбинаций. Импульсы на выходе сдвигового регистра 24 оказываются задержанными во времени на интервал, равный длительности l кодовых комбинаций. Выход регистра соединен со входом вычитания реверсивного счетчика 28, Таким образом, в реверсивном счетчике 28, емкость которого равна l двоичных единиц, количество записанных импульсов соответствует числу кодовых комбинаций, принятых уверенно. Анализ качества участка информации осуществляется с дискретностью, равной длительности кодовой комбинации, благодаря использованию для этой цели реверсивного счетчика 28 и сдвигового регистра 24. Участок информации считается принятым уверенно, если 1 комбинаций из r приняты уверенно. Состояние реверсивного счетчика, соответствующее у.веренному приему r кодовых комбинаций из 1 определяется дешифратором 27. Информация о качестве участка поступает в устройства приемного тракта, где она может быть использована, например, в устройства для автоматического

5 фазирования по импульсам и по циклам.

Предмет изобретения

Устройство для оценки достоверности бинарных сигналов частотной телеграфии, содер10 жащее входной блок с сумматором, блоки оценки качества сигналов и блок формирования кодовых сигналов, отличающееся тем, что, с целью повышения вероятности обнаружения ошибочно принятых кодовых символов, а так15 же для обнаружения кодовых комбинаций низкой достоверности, на выходе сумматора входного блока параллельно включены интегратор среднего значения огибающей демодулированного сигнала и квадратор, при этом выход ин2д тегратора подключен через второй квадратор к входу управляемого усилителя и соединен с блоком вычитания, на другой вход которого подключен выход интегратора средних значений квадрата огибающей сигнала, причем, вход последнего соединен с выходом второго квадратора, одновременно выход блока вычитания подключен к второму входу управляемого усилителя, выход которого подключен через коммутатор к входам амплитудных селекторов, а выходы последних подключены к счетчику, соединенному через дешифраторы состояния счетчика с кодопреобразователем.

351332

Составитель Ю. Гаврилов

Техред Л. Богданова

Корректор Е. Миронова

Редактор Т. Иванова

Типография, пр. Сапу оиа, 2

Заказ 3015j8 Изд. к;"а 1277 Тирани 406 Подписное

ЦНИИПИ Комитета по делам пзобретеьий и огкрытий при Совете Министров СССР

Москва, >К-35, Раушская иаб., д. 4!5