Сумматор с обнаружением ошибок

Сумматор с обнаружением ошибок

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 3544I3

ИЗОБРЕТЕ Н И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз UOBBTCKHX

Социалистических

Республик

Зависимое от авт. свидетельства Ме

М. Кл. G 06f 7/50

Заявлено 26.1.1971 (№ 1619594/18-24) с присоединением заявки М

Приоритет

Опубликовано 09.Х.1972. Бюллетень М 30

Дата опубликования описания 25.Х.1972

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДK 681,325.54(088.8) Авторы изобретения

Т. В. Кузовкина и Ю. В. Ковачич

Ордена Ленина Институт проблем управления (автоматики и телемеханики) Заявитель

СУММАТОР С ОБНАРУЖЕНИЕМ ОШИБОК

Изобретение относится к области вычислительной техники и предназначено для суммирования двоичных кодов с обнаружением ошибок вычислений в коде 12222.

Известны сумматоры, обнаружение ошибок в которых осуществляется контролем по модулю или проверкой по четности.

Предложенное устройство отличается тем, что счетный вход его триггера контрольного знака соединен с выходом входной схемы

«ИЛИ», входы этой схемы — с выходами схем

«И» переноса и нечетности обоих слагаемых, с шинами приема контрольного разряда второго слагаемого, сигнала управления и переноса с младшего десятичного разряда, выходы триггера контрольного знака связаны с входами схемы несовпадения, соединенной по входу также с выходом схемы свертки, а выходы схемы несовпадения и схем «И» фиксации комбинаций «01» — с входами выходной схегиы «ИЛИ».

Это позволяет упростить схему устройства при суммировании с обнаружением ошибок.

Схема устройства (для одного десятичного разряда) показана на чертеже.

Устройство включает собственно сумматор

1, работающий в коде 12222 и содержащий в свою очередь схему «И» 2 переноса (из данного десятичного разряда), схему «И» 8 нечетности обоих слагаемых, шины 4 и 5 приема разрядов второго слагаемого, триггеры 6, входные схемы «И» 7 и схему «ИЛИ» 8. Устройство содержит также шины 9, 10 и 11 приема контрольного разряда второго слагаемо5 ro, сигнала управления и переноса с младшего десятичного разряда соответственно, выходную схему «ИЛИ» 12, схемы «И» 18 фиксации комбинаций «01», схему свертки (схему выработки контрольного знака суммы) на

lo элементах конъюнкции 14 и дизыонкции 15, триггер 1б контрольного знака (первого слагаемого и суммы), входную схему «ИЛИ» 17, схему 18 несовпадения на элементах «ИЛИ—

НЕ» 19, 20 и «НЕ» 21.

15 В предложенном устройстве для обн а ружепия ошибок используют метод контроля на почетность, при котором к коду числа добавляют контрольный знак. Значение этого знака («О» или «1») выбирают таким образом, что20 бы общее число единиц было всегда нечетным. Тогда любая кодовая комбинация, в том числе и изображающая нуль, имеет хотя бы одну единицу (контрольный знак). Это дает возможность отличить полное отсутствие ин25 формации от передачи нуля, если единица изображается в машине наличием электрического сигнала, а нуль — отсутствием сго.

Устройство содержит сумматор, работаю30 щий в коде 12222. При добавлении контроль354413

10

25

Зо

ФМ

О

1 Ж

Ф 4 ж 2

Я

wH,v

Избыточный разряд ного знака к значению десятичного числа получают следующий код:

0 1 00000 5 0 11100

1 0 10000 6 0 01110

2 0 01000 7 1 11110

3 1 11000 8 1 01111

4 1 01100 9 0 11111

Схема свертки на элементах 14 и 15 реализует минимизированное логическое уравнение

К = Х, Х, V X, Х, /Х, Х, Х, /Х, Х, X, \/ /Х,ХзХ, где Х, — сигнал с единичного выхода i-го триггера б, К вЂ” значение контрольного знака десятичного числа (от 0 до 9) .

Для правильного функционирования устройства необходимо, чтобы сигналы на входную схему «ИЛИ» 17 поступали последовательно, причем сигнал управления можно подавать либо до начала сложения чисел, либо после.

До начала сложения триггеры сумматора хранят одно из слагаемых. Затем разряды второго слагаемого последовательно поступают на входы сумматора, причем разряд с весом 1 — на входную шину 4, а разряды с весом 2 — на входную шину 5.

Работу устройства поясним на примере.

Пусть три прибавляется к восьми и имеется нарушение переноса.

01 111

Правильно: 11 000

1 10 000

01111

Нарушен перенос: 11000

11111

Количество единиц в обеих суммах — числа нечетные, поэтому избыточный разряд, полученный по цифре правильной и неправильной суммы, одинаков (сигнал с элементов 15 один и тот же и равен нулю). В примере имеем:

Контрольный разряд первого слагаемого

Контрольный разряд второго слагаемого

Перенос в данном разряде

Сигнал со схемы нечетности обоих слагаемых

Сигнал со схемы управления

З5

Сравнение избыточного разряда, полученного по цифре суммы (со схемы свертки), с вычисленным избыточным разрядом (с триггера 1б) в случае правильного выполнения операции сложения не приводит к появлению сигнала ошибки, а в случае неправильного выполнения этот ситнал вырабатывается на выходе схемы «ИЛИ» 12, т. е. ошибка обнаружена.

Устройство позволяет обнаруживать 100% одиночных и всех групповых ошибок с нечетной кратностью, 64% двойных и 80% четырехкратных. Вероятность обнаружения ошибок с нечетной кратностью с помощью предложенного устройства выше, чем даже при контроле по модулю семь, а вероятность обнаружения оши бок с четной кратностью выше, чем при контроле по модулю три, но ниже, чем при контроле по модулю семь (90%).

Следует отметить, что свойство самодополняемости кода 12222 сохраняется и при добавлении разряда нечетности. Это позволяет обнаруживать ошибки и при выполнении вычитания без каких-либо дополнительных затрат оборудования.

Предмет изобретения

Сумматор с обнаружением ошибок, содержащий триггеры, соединенные с их входами схему «И» переноса, схему «И» нечетности обоих слагаемых, входные схемы «И», а также входную схему «ИЛИ», триггер контрольного знака, схему несовпадения, схему свертки, входы которой соединены с выходами триггеров, схемы «И» фиксации комбинаций

«01», соединенные с выходами соответствующих триггеров с весом «2», выходную схему

«ИЛИ», отличающийся тем, что, с целью упрощения устройства при суммировании с обнаружением ошибок, счетный вход триггера контрольного знака соединен с выходом входной схемы «ИЛИ», входы которой соединены с выходами схем «И» переноса и нечетности обоих слагаемых, с шинами приема контрольного разряда второго слагаемого, сигнала управления и переноса с младшего десятичного разряда, выходы триггера контрольного знака соединены с входами схемы несовпадения, соединенной по входу с выходом схемы свертки, а выходы схемы несовпадения и схем «И» фиксации комбинаций «01» соединены с входами выходной схемы «ИЛИ».

354413

f !

I

1

1

I

I (1

I ( (J

Составитель В, Игнатущенко

Техред Т. Курилко Корректоры: Л. Новожилова и О. Волкова

Редактор И. Грузова

Типография, пр. Сапунова, 2

;Заказ 3575/1 Изд. № 1483 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5