Реверсивный двоичный счетчик
Патент 354586
Классы МПК
Реверсивный двоичный счетчик
Иллюстрации
Реферат
О П И С А Н И Е 354586
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 09.Ill.1971 (№ 1630722/26-9) М Кл Н 03k 23 36 с присоединением заявки №
Приор итет
Опубликовано 09.Х.1972. Бюллетень № 30
Дата опубликования описания 9.XI.1972
Комитет по ттелам изооретений и открытий при Совете Министров
СССР
УДК 621.374.32 (088.8) k ! к1 3
" л ; "
j, т
Ю. Н. Артюх, И. Я. Вурцель и В. Я. Загурский
Авторы изобретен ия
Заявитель Г ттститут электроники и вычислительной техники АН Латвийской GCP
РЕВEPCHВHЫA ДВОИЧНЫЙ СЧЕТЧИК
Изобретение относится к области импульсной техвики, а именинно к реверсивным двоичным счетчикам, и может быть использо вано в быст родейст|вующих счепно-решающих у стройст вах, дискретных оистемах автомати ки (например, в следящих).
Известен реверсивный двоичный счетчик, содержащий в каждом разряде триггер со счетным входо м на основе туннельных диодо в и,шину, управления реверсом.
Цель изоб ретен ия — по вышение быстродействия.
Это достигается тем, что в каждом раз ряде счетчика к ши не уцравления ре версо1м и потенциальному выходу триггера подключены резисторы. Они соединены,с последователь но включен ными туннельным и импульсным диодами, причем катод последнего — с входом триггера, а анод — с базой транзистора, к эмиттеру которопо подключены второй туннельный диод н транзистор обратной Ьвязи.
На чертеже показана принципиальная схема одного разряда реверсивного счетчика.
Она содержит быстродействующий, счетный триггер 1, имлульаный 2 и T).,ííåëüIíûé
8 диоды, шину 4 управления реверсом, резисто ры 5 и б, транзистор 7 выходного усилительного каскада, туннель ный диод 8, образующий с транзистором 7 релаксатор, транзистор 9 обратной связи, служащий для формирования спада выходного импульса.
В режиме сложения по шине 4 упра вления реверсом подается нулевой упра вля ющий потенциал и протекающий через диоды 2 и 8 ток определяется только потенциалом:на .выходе триггера и величиной рез истора 5. В этом случае величина тока вы10 б ирается близкой к ликовому току тун|нельного диода 8 (рабочая точка на первой восходящей ветви вольт-амперной характеристики диода) при единично м состоянии триггера 1 и прииерно IðàIBIrroH нулю, при ну15 левом его положениями. Входной и|мпульс положительнон поаяр ности меняет на проти|воположное состоя ние триггера 1 и одновременно переключает ток диода 2,в базу транзистора 7. Оче вид но, что при предшествую20 щем единичном состоянии триггера лереключаемый ток QTiHQIclHTeJIbIHQ велик и вызывает с|ра батывание диода 8, а прои нулевом предшествующе м,положении он мал и диод не срабатывает. Таким образом, яа выхо25 де 10 образуется и мпульс лереноса, соответствующий смене состояния триггера с ед и н ичного в нулевое. Импульс переноса усилении за счет усилительных свoHOTIB релаксатора и нор миро1ван по, форме благода30 ря транзистору 9 обратной связи.
35458 6
Предмет изобретения
Составитель Н. Герасимова
Техред Т. Курилко
Редактор И. Грузова
Корректор T. Китаева
Заказ 3680/15 Изд. № 1489 Тираж 406 Подписное
ЦНИИПИ Комитета по делам изобретений п открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2,В режиме вычитания.,по шине 4 управлени я реверсом подается управляющий потенциал, .по стоя нный в течение IBceI0 ц икла вычитания. Если триггер 1 на ходится,B нулевом состоянии, то под воздействием упра вляющего потенциала по шине уп равле ния реверсом,ток через диоды 2 и 8 близок к п ико вому току диода 8. Если триггер за нимает еди нич ное;положение, то рабочая точка диода 8 переходит,в область тока. мини- 10 мума его IBQJIbT-амперной характеристики.
Соответст ве н но при воздействии сигналов по счет но му входу ll в базу транзистора 7 переключается относительно большой ток прои смене положен ия триггера с нулевого 15 на единичное и малый То!К п ри смене состоя ния с единичного IHB нулевое. Образующиеся при этом .на. выходе I10 импульсы переноса соответствуют режиму вычитания.
Быстродейспвие nIemK&cкадной схемы. ве- 20 лико |и практически не огра ни чи1вает быстродействие из ве стяых счетных триггеров на оонове туннельных диодов и транзисторов. Задержка и мпульса .пе)рейноса межкаскадной схемой соста|вляет еди|ницы наносекунд, что обусловлено высокими ча стотными свойства ми рела ксацио н ного усилителя.
При этосом достигается сравнительно IBbIcoкое от но ше ние сигнал/по меха iHa |выходе за счет дис кримина ционныx свойств диода 8.
PeiBeрсивный двоичный счетчик, содержа.щий е каждом разряде тр иггер со счетным входом,на ocHQIBe T) Híåëb íûõ диодов и <шину упра вле ния реверсом, отличающийся тем, что, (c целью по выше ния быстродействияь в каждоы раз ряде счетчика к шине управления peiBepcoM и потенциальному выходу триггера подключены резисторы, соед HHeHные с последовательно включенными туннелыным и и мпульоным диода ми, причем катод последнего соедияен с входо м триггера, а а иод — с базой транзистора, к эмиттеру которого подключены второй туннельный диод и транзистор об равной связки.