Устройство для асинхронного ввода двоичной информации с двусторонним стаффингом

Устройство для асинхронного ввода двоичной информации с двусторонним стаффингом

Иллюстрации

Показать все

Реферат

 

О п И С А K И Е 355749

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства Мо—

М. Кл. Н 04j 1/14

Заявлено 14,XI I,1970 (№ 1607968/26-9) с присоединением заявки Ko—

Приоритет

Опубликовано 16.Х.1972. Бюллетень Ме 31

Дата опубликования описания З.XI.1972

Комитет по делам изобретений и открытий при Созете Мииитров

СССР

УДК 621.376.56 (088.8) Авторы изобретения

Г. П. Абугов, И. В. Мягков и В. И. Курбатов

Центральный научно-исследовательский институт связи

Заявитель

УСТРОЙСТВО ДЛЯ АСИНХРОННОГО ВВОДА ДВОИЧНОЙ

ИНФОРМАЦИИ С ДВУСТОРОННИМ СТАФФИНГОМ

Изобретение относится к электросвязи, Известны устройства для асинхронного ввода в цифровой тракт двоичной информации с двусторонним стаффингом, содержащие блок памяти, фазовый компаратор и формирователь команд.

Недостатком известных устройств является наличие низкочастотных фазовых флюктуаций, входящих в полосу пропускания фильтра нижних частот в системе фазовой автоподстройки (ФАП) .

Борьба с низкочастотными фазовыми флюктуациями сводится к уменьшению шага дискретизации за счет увеличения числа команд, что приводит к уменьшению допустимой расстройки частот и при заданном коэффициенте использования тракта значительно ухудшает достоверность приема команд.

Цель изобретения — уменьшение низкочастотных фазовых флюктуаций. Достигается она тем, что в предлагаемом устройстве между фазовым компаратором и формирователем команд включен блок управления формирователем, содержащий последовательно соединенные дифференциальный детектор, вход которого соединен с выходом фазового компаратора, фильтр нижних частот и усилитель-ограничи тель, выход которого соединен со входом формирователя команд, а также блок запрета активных команд, вход которого соединен со вторым выходом фазового компаратора, а выход — со вторым входом формирователя команд.

На чертеже показана блок-схема устройства для асинхронного ввода двоичной информации с двусторонним стаффингом.

В состав устройства для асинхронного ввода входят устройство для согласования фаз входного сигнала и импульсной несущей частоты (эластичная память 1), фазовый компа10 ратор 2, следящий за запасом информации, записанной в ячейках памяти, и схема формирования команд 8. В отличие от известных устройств, в которых фазовый компаратор управляет схемой формирования команд епо15 средственно, в данном устройстве это управление производится через дифференциальный детектор 4 с фильтром нижних частот 5 и усилитель-ограничитель б, а также через схему запрета активных команд 7.

20 Схема работает следующим образом.

Когда сдвиг фазы импульсов записи и считывания имеет номинальное значение, выходное напряжение усилителя-ограничителя б близко к нулю. При этом формируется пей25 тральная команда, при которой сигнал передается как по основному каналу, так и по первому дополнительному подканалу 9.

Уменьшение сдвига фаз приводит к возрастанию выходного напряжения усилителя-огра30 ничителя до отрицательного уровня ограничения. При этом формируется команда, в ре355749

Предмет изобретения

ыло сигнала

Составитель В. Клюкнн

Редактор Б. Федотов Техред А, Камышникова Корректор Е. Миронова

Заказ 3687/14 Изд. № 1508 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 зультате чего пропускается считывающий импульс одной последовательности, и информационный сигнал в первой дополнительный подканал не подается.

Соответственно при увеличении сдвига фаз выходное напряжение усилителя-ограничителя возрастает до положительного уровня ограничения, причем формируется команда, по которой для считывания используется импульс другой последовательности, и информационные посылки передаются по обоим дополнительным подканалам (9 и 10).

Изменение числа считывающих импульсов приводит к изменению их фазового сдвига относительно импульсов записи и, следовательно, к изменению выходного напряжения дифференциального детектора 4 в сторону компенсации начального отклонения от нулевого значения. Таким образом замыкается кольцо отрицательной обратной связи.

Устройство для асинхронного ввода двоичной информации с двусторонним стаффингом, 5 содержащее блок памяти, фазовый компаратор и формирователь команд, отлачающеесч тем, что, с целью уменьшения низкочастотных фазовых флюктуаций выходного сигнала, между фазовым компаратором и формирователем

10 команд включен блок управления формирователем, содержащим последовательно соединенные дифференциальный детектор, вход которого соединен с выходом фазового компаратора, фильтр нижних частот и усилитель-ограни15 читель, выход которого соединен со входом формирователя команд, а также блок запрета активных команд, вход которого соединен со вторым выходом фазового компаратора, а выход — со вторым входом формирователя

20 команд.