Устройство для выборки адреса в постоянном запоминающем устройстве

Устройство для выборки адреса в постоянном запоминающем устройстве

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

357590

Союз Советских

Социвлистицеских

Республик

Зависимое от «вт. свидетель твя №

Заявлено 04.Х,1971 (№ 17018M/18-24) М. Кл. G ) Ic 7/00. присоединением заяв|еи № «омитет оо волам

Приоритет

Опубликовано 31.Х,1972. Бюллетень № 33

Дата опубликования описания 27.Х1,1972

«зобретеиий и открытий ори Совете тдииистров

СССР

УДК 681.3.07(088.8) Автор изобретения

А. М. Иванов

Заявитель

УСТРОЙСТВО ДЛЯ ВЫБОРКИ АДРЕСА В ПОСТОЯННОМ

ЗАПОМИНАЮЩЕМ УСТРОЙСТВЕ

Изобретение относится к области цифровой вычислительной техники н может быть 11спользовано в запоминающих устройствах цифровых вычислительных машин.

Известны постоянные запоминающие устройства динами 1еского типа, например, IIB магнитных лентах и барабанах.

Однако эти запоминающие устройства име1от недостаточну1о надежность и малое быстродействие; кроме того интегральное исполнение такого постоянного запоминающего устройства целиком невозможно, Цель изобретения — повышение быстродействия и обеспечение возможности интегрального исполнения устройства.

Цель достигается тем, что в предлагаемом устройстве генератор кодов выполнен на регистре с обратной связью, выходы разрядов которого подключены к соответствующим входам выходных вентилей, другими входамн нодключеIIIIIlx к одному из разрядов кольцевой пересчетной схемы, каждый разряд которой соединен с входом соответствующего зяноминя1о1цсго устройства.

На чертеже приведена блок-схема постоянного заномннак1щего устройства динамического типа с предлагаемой схемой выборки адреса.

Постоянное запомпня1ощее устройство динамического типа содержит дешифратор 1 адреса; адресные шичы 2, 8 и 4, связанные с запоминающими элементами 5 — 12; связи 18, 14, 5 15; кольцевую пересчетную схему 16, элементы 17 — 24 которой соответственно соединены с запоминающими элементами 5 — 12; генератор 25 кодов, состоящий из элементов 26 — 38; выходные вентили 34, 85, 36 по одному входу

10 связанные соогветственно с элементами 81, 82 и 88 генератора 25, а по другому — с элементом 24 кольцевой перссчстной схемы 16. Шина 87 служит для поступления тактовых импульсов и соединена с элементами 17 — 24

15 кольцевой пересчетной схемы 16 н с элементямн 26 — 88 генератора кодов.

В генераторе кодов записан один пз полных кодовых циклов, количество которых для нз20 пес1ного 1нсла пч разрядов постоянного запоминающего устройства равно 2 " — т. В постоянном запоминающем устройстве динамического тина, для которого п1=3, а число полных кодовых циклов равно 2 (00010111 и

25 00011101), записан полный кодовый цикл

00010111.

Постоянное запоминающее устройство динамического типа работает следующим образом.

В нсходнов! состо11пии в кол1>невой псресчет-.

30 ной схеме 16 записан код 00000000, а в гене357ж

Предмет изобретения

Составите Ih В. Гордоиова

Техред Л. Богданова

Редактор И. Орлова

Коррек гор Г. Запорожец

Заказ 3849(9 Изд. М 16i7 Тира к 406 Подписное

ЦНИИПИ Комитета !l(> де; ам нвооретений и открв тпп ири Соиегс Министров СССР

Москва. 4(-,35, Раугиская нао., д. 4/6

Типография, пр. Сапунова, 2 раторе кодов 2о — полный кодовый цикл

00010111. Код адреса ч«сла, пришедший на дешифратор 1 адреса, возбуждает одну из адресных шин 2, 3 или 4, с которой сигнал «!» с помощью связи 13, 14 нлн 1о поступает в один 5

EI3 запоминающих элементов 17 — 24 кольцевой пересчетпой схемы. После записи единицы кольцевая пересчетная схема и генератор кодов запускаются одновременно. Поступление каждого тактового импульса с шины 37 вызы- 1о вает перемещение единицы в кольцевой пересчетной схеме и сдвиг полного кодового цикла

00010!11 в генераторе кодов на один элемент, Как только единица записывается в элемент

24 кольцевой пересчетной схемы, на выходе 15 вентилей 34, 3о и 3á появляется соответствующий трехразрядный код. После этого кольцевая перес- етная схема и генератор кодов устанавливаются в исходное состояние.

Устройство для выборки адреса в постоянном запоминающем устройстве, содержащее дпшифратор адреса, выходы которого соединены с входами запомннаюппих элементов, выходами подключенных к входам кольцевой пересчетпой схемы, генератор кодов и выходные вентили, отли«аюи!ееся тем, что, с целью повышения быстродействия и обеспечения возможности интегрального исполнения устройства, генератор кодов выполнен на регистре с обратной связью, выходы разрядов которого подключены к соответствующим входам выходных вентилей, другими входами связанных с одним из разрядов кольцевой пересчетной схемы, каждый разряд которой соединен с входом соответствующего запоминающего элемента.