О плтентио--<^te]'lih4^c"ai]

О плтентио--<^te]'lih4^c"ai]

Иллюстрации

Показать все

Реферат

 

374604

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Совбтских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено ОЗХ!!!.1971 (№ 1687967/18-24) с присоединением заявки ¹â€”

Приоритет

Опубликовано 20.!!!.1973. Бюллетень № 15

Дата опубликования описания 6Х1.1973

M. Кл. G 06! 13/08

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.337(088.8) Авторы изобретения

К ° А. Кирин и Ю. С. Яковлев

Ордена Ленина Институт кибернетики АН Украинской ССР

Заявитель

МНОГОФУНКЦИОНАЛЬНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится и вычислительной технике.

Известные многофункциональные запоминающие устройства, реализующие арифметические и логические операции, имеют большое количество оборудования, необходимого для реализации распространения переносов (цепочка переносов, триггерный регистр числа).

Для повышения надежности предлагаемое устройство дополнительно содержит логический блок, выполненный на многоотверстных ферритовых nJIBcTHHBx с двумя отверстиями на разряд с магнитной связью, одно из которых запоминающее, а другое переключающее, причем оба отверстия прошиты разрядной шиной согласно и встречно по отношению к числовой шине, запоминающие отверстия предыдущего младшего разряда логического блока прошиты выходными шинами, а выходы усилителей считывания подключены к входам одноименных разрядных фо,рмирователей.

На чертеже изображена схема предлагаемого устройства.

Устройство содержит блок управления 1, усилители считывания 2, логический блок 8, содержащий дополнительный логический блок 4 на многоотверстной ферритовой пластине с двумя отверстиями на разряд, одно из которых запоминающее 5, а другое переключающее б, и набор логических ячеек 7, накопительный блок 8, разрядные формирователи за писи 9, разрядные шины записи 10, выход5 ные шины 11, числовую шину записи 12, шины 18 связи выходов усилителей считывания и входов одноименных разрядов формирователей.

Каждая разрядная шина записи 10 прошита через соответствующие переключающее б и запоминающее 5 отверстия логического блока переносов 4 согласно и встречно по отношению к числовой шине записи 12.

15 Выходная шина 11 каждого разряда прошита через запоминающее отверстие 5 предыдущего разряда блока 4 (на чертеже самый младший разряд справа).

Выходы усилителей 2 соединены шинами

20 связи 18 со входами одноименных разрядных формирователей записи 9.

Шиницы 10 и П являются общими для блоков8и8.

Устройство работает следующим образом.

25 Блок управления 1 вырабатывает последовательность сигналов, управляющих работой всех узлов устройства. Все операции вьсполняются путем организации блоком 1 последовательности пересылок кодов между ячейкаЗО ми блоков 8 и 8. Эти последовательности оп374604

15 го г5

60 ределяются микропрограммами- выполнения реализуемых устройством операций.

Дополнительный логический блок 4 работает следующим образом.

Информация записывается подачей импуль-а тока в числовую шину записи 12 с одновременной подачей кода по разрядным шинам записи 10.

При наличии в разрядной шине записи импульсов тока в соответствующей разрядной позиции блока 4 записывается «0», так как шины 12 и 10 прошиты через переключающее отверстие б встречно и магнитные потоки взаимно компенсируются. При этом прохождение разрядного тока через запоминающее отверстие 5 подтверждает состояние «О».

При отсутствии импульса тока в шине 10 в соответствующей разрядной позиции блока 4 записывается «1» импульсом тока в числовой шике записи 12.

Таким oop830iv1, информация, записанная B блок 4, является инверсной по отношению к информации в разрядных шинах записи.

При подаче импульса тока только в разрядную шину записи 10 происходит считывание информации из соответствующей разрядной позиции блока 4. При этом выходной сигнал возникает на выходной шине 11 следующего старшего разряда, так как выходная шина 11 каждого разряда прошита через запоминающее отверстие 5 предыдущего (младшего) разряда логического блока 4.

Два числа А и В складываются путем замены в специальных логических ячейках числа А числом С=АВ\/ВА, а числа В— окончательно сформированным значением лереноса P.

Результат сложения получают как сумму по модулю 2 двух аргументов С и Р, т. е.

Я=CPQ СР.

Последовательность выполнения операции сложения следующая.

Число А из блока 8 вводится. в логический блок 8 и регенерируется в блок 8.

Число В из блока 8 вводится в логический блок 8 и регенерируется в блок памяти 8.

При этом в блоке 8 образуется первый частичный перенос со сдвигами на один разряд в сторону старших разрядов.

Из блока 8 выводится сумма по модулю 2 исходных операндов, регенерируется в блок 8 на место первого. операнда и одновременно записывается в блок 8 с инверсией.

Из блока 8 выводится инвертированная сумма по модулю 2 и записывается (с инверсией) в логический блок 4. При этом в последнем образуется прямой код суммы по модулю 2 исходных операндов.

Из блока 8,выводится первый частичный перенос исходных операндов. При этом происходит распространение переносов и одновременная запись окончательно сформированного переноса в блок 8 на место второго операнда.

Из блока 8 выводится результат как сумма по модулю 2 двух аргументов: суммы по модулю 2 исходных операндов и окончательно сформированного переноса.

Распространение переносов происходит следующим образом.

При выводе из блока 8 первого частичного переноса возбуждаются разрядные шины записи 10 только на тех разрядных позициях, на которых значение первого частичного переноса равно «1». Разрядный ток возбужденной разрядной шины считывает информацию из позиции данного разряда логического блока переносов 4.

Если данная разрядная позиция блока 4 находится в состоянии «1», то выходной сигнал появляется на выходной шине 11 следующего старшего разряда, и через усилитель считывания, 2 шину 18, разрядный формирователь 9 возбуждается соответствующая разрядная шина 10.

Цикл повторяется до тех,пор, пока считанный сигнал с блока 4 не будет иметь значение «О».

Таким о бразом, процесс распространения переносов носит лавинообразный характер и реализуется фактически на передних фронтах разрядных сигналов, так что максимальное время распространения переносов определяется как

Тпер = И (t1 +52+ Ò ), где ть т, тз — времена задержки переднего фронта магнитного элемента набора логических ячеек, усилителя считывания и разрядного формирователя записи соответ.ственно; и — количество разрядов.

Предмет изобретения

Многофункциональное за поминающее устройство, содержащее блок управления, выходы которого соединены,с входами разрядных формирователей, с накопительным блоком и логическим блоком, выходы которого соединены с входами усилителей считывания, отличаюи(ееся тем, что, с целью повышения, надежности устройства, оно дополнительно содержит логический блок, выполненный, на многоотверстных ферритовых пластинам с двумя отверстиями на разряд с магнитной связью, одно из которых запоминающее, а другое переключающее, причем оба отверстия прошиты разрядной:шиной согласно и встречно по отношению к числовой шине, запоминающие отверстия предыдущего младшего разряда логического блока прошиты выходными шинами, а выходы усилителей считыва:ния. подключены к входам одноименн ых разрядных формирователей записи, 374604

Составитель В. Гордонова

Текред Л. Грачева Корректор Г. Запорожец

Редактор Т. Иванова

Типография, пр. Сапунова, 2

Заказ 1609/3 Изд. М 429 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, %-35, Раушская наб., д. 4/5