Устройство для переключения программ

Устройство для переключения программ

Иллюстрации

Показать все

Реферат

 

О ИСАЙ ИЕ

ИЗОБРЕТЕНИЯ

Союз 0оветских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 23.11.1971 (№ 1627806/18-24) М, Кл. С 06f 9/18 с присоединением заявки №

Приоритет

Комитет по аелвкт изооретений и открытий лри Совете Министров

УДК, 681.326.3(088.8) Опубликовано 21.VI.1973. Бюллетень № 27

Дата опубликования описания ЗО.IX.1973

CCCP

Авторы изобретения

Л. Д. Голованев, К. П. Дурандии, В. Д. Ефремов, Е. А. Красильников и В. В. Талдыкии

Ленинградский ордена Ленина политехнический институт им. М. И. Калинина

Заявитель

УСТРОЙСТВО ДЛЯ ПЕРЕКЛЮЧЕНИЯ ПРОГРАММ

Изобретение относится к области вычислительной техники и предназначено для переключения программ при мультипрограммном режиме работы вычислительной машины.

Известны устройства управления, содержащие блок прерывания команд, блок прерывания программ, блок программного переключения уровней, блок выполняемой программы и обеспечивающие многоступенчатое прерывание программ, а также одновременную работу внешних устройств.

Однако с помощью этих устройств возможно организовать лишь программное переключение уровней основных .программ, причем возврат,на прерванный уровень также осуществляется программно. Это ведет к непроизводительным затратам времени и объема

ОЗУ, необходимым для работы программкоординатора. Кроме того, известные устройства не учитывают требований совместимости внешних устройств при их па раллельной работе в независимых программах различных уровней.

Для повышения быстродействия предлагаемого устройства выход номера уровня перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровня перехода блока очереди совмещаемых программ подключен к .входу сигнала разрешения перехода устройства и к первому выходу блока определения, условий,перехода, второй выход которого соединен с выходом результата анализа совместимости устройства;

5 второй вход блока возврата и первый вход блока определения условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определения условий перехода соеди10 нены с управляющим входом устройства, выход номера уровня возврата блока возвра га соединен с одноименным входом блока очереди совмещаемых программ.

Кроме того, блок определения условий пе15 рехода содержит дешифратор, регистр занятости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока, нулевой вход каждого разряда регистра занятости соединен со вторым вхо20 дом блока, единичный вход каждого разряча регистра соединен с разрешающим выходом одноименной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока, 25 разрешающие выходы подключены ко .второму выходу блока.

На фиг. 1 представлена схема устройства для переключения .программ и схемы построения функциональных блоков, входящих в со30 став устройства; на фиг. 2 — временная ди60

65 аграмма, иллюстрирующая мультипрограммный режим работы в управляющих системах, Схема содержит блок очереди совмещаемых программ 1, блок определения условий перехода 2, блок возврата 8, шины номера уровня перехода 4, кодовые шины номеров внешних устройств 5, шины ответов внешних устройств б, шину результата анализа совместимости 7, шину сигнала разрешения перехода 8.

Блок очереди 1 представляет приоритетную схему и содержит и-разрядный (где n — число уровней совмещения) двоичный регистр очереди 9, разряды которого соответствуют определенным уровням совмещения, схемы выявления значений разрядов 10, 11, 12 и схему ожидания 18.

Выходы 14, 15, 16 схем 10, 11, 12, соответствующие нулевому значению каждого предыдущего разряда подключены на;вход схем выявления каждого последующего разряда. Выход нулевого значения последнего (n-го) разряда шиной 17 связан со входом подготовки схемы ожидания 13.

Выходы единичных значений разрядов шинами 18, 19, 20 связаны со входами установки в «О» соответствующих разрядов регистра очереди, а шинами 21, 22, 28 с соответствующими входами блока 8, которые соединены с ключами и 24, 25, 26.

Блок 2 содержит дешифратор 27, m-разрядный (где т — число групп совместимости) регистр занятости групп устройств 28 и схемы анализа 29, 30, 81 значений его разрядов.

Дешифратор 27,выполнен таким образом, что нескольким кодам номеров устройств, принадлежащих одной группе совместимости (к одной и той же группе отнесены устройства, которые не могут работать параллельно), соответствует один выход, сопоставленный данной группе.

Соответствующие группам совместимости выходы дешифратора 27 подключены на входы схем анализа 29, 80, 81.

Выходы 82, 33, 84 схем 29, 80, 81, соответствующие единичным значениям разрядов регистра 28, шиной 85 связаны с блоком 1, а выходы 86, 87, 38 нулевых значений разрядов подключены на входы установки в «1» соответствующих разрядов регистра 28, входы установки в «0» разрядов которого шинами 6 связаны с внешними устройствами.

Блок 8 содержит преобразователи кодов номеров устройств 89, 40, 41, входы которых через ключи 24, 25, 26 связаны с кодовыми шинами 5.

Выходы преобразователей подключены ко входам схем сравнения 42, 48, 44, вторые входы которых связаны с внешними устройствами шинами б.

Выходы схем сравнения шинами номера уровня возврата 45, 46, 47 связаны со,входами установки в «1» соответствующих разрядов регистра очереди 9 блока 1 и шиной 48 со входом опроса схемы ожидания 18, выход

49 которой подключен на вход выбора уровня перехода.

На фиг. 2 заштрихованными областями обозначены фазы обработки программ на вычислительной машине, незаштрихованными областями — фазы автономной работы внешних устройств.

Перед началом работы во все разряды регистра 9 записываются «1», а,в разряды регистра 28 — «О». После завершения подготовительных операций по вводу программ, рас,пределению памяти, занесению информации в адресные ячейки уровней и т. п. от центрального устройства управления по шине 8 на вход блока 1 поступает сигнал «выбор уровня перехода». При этом управление должна получить программа наиболее приоритетного (первого) уровня.

Каждый разряд регистра 9 может принимать значение «1» или «О» в зависимости от того, соответственно, возможен или невозможен переход па программу данного уровня.

Сигнал с единичного выхода схемы 10 поступает по одной из шин 4 в адресную часть устройства управления машины, как номер уровня перехода, на который осуществляется переключение.

При этом по шине 18 разряд первого уровня регистра 9 устанавливается,в «О», а сигналом по шине 21 готовится для приема кода ключ 24 первого уровня в блоке 8.

Вычислительная машина выполняет программу первого уровня, после обработки некоторого массива информации обращается к определенному внешнему функциональному устройству. По команде обращения к внешнему устройству код номера его по шинам 5 от центрального устройства управления поступает.в блоки 2 и 8. В блоке 8 он преобразуется и запоминается в узле 39 работающего уровня, который был выбран с помощью ключа 24 при передаче управления данному уровню. Выходы узлов 89 — 41 соединяются так, что нескольким кодам номеров устройств, относящихся к одной группе совместимости, соответствует одна кодовая комбинация.

При дешифрации кода номера требуемого устройства в блоке 2 па одном из выходов дешифратора 27, определяющем группу совместимости, к которой относится данное устройство, появляется сигнал, опрашивающий соответствующую схему анализа значений разрядов регистра 28.

Каждый разряд регистра 28 может принимать значения «О» или «1» в зависимости от того, соответственно, свободна или занята данная группа устройств.

Сигнал с нулевого выхода соответствующей схемы анализа по шине 7 поступает в центральное устройство управления для разрешения запуска требуемого устройства. При этом занятая группа совместимости блокируется от включения путем установки в «1» соответствующего разряда регистра 28.

387367

15

После выполнения команды включения устройства сигналом по шине 8 от центрального устройства управления выбирается новый уровень перехода, при этом по шине 14 будет опрошен второи разряд регистра 9 и управление передано программе второго уровня, Таким образом происходит обработка первых массивов программ всех уровней.

Если требуемое устройство не может быть включено из-за его несовместимости с ранее запущенными (конец первого массива программы четвертого уровня на фиг. 2), то на соответствующем выходе 82 — 84 схем анализа

29 — 81 в блоке 2 вырабатывается сигнал, который по шине 85 поступит в блок 1 для выбора уровня перехода. При этом программа работающего уровня прерывается.

Если после запуска некоторого устройства окажется, что программы всех уровней находятся в состоянии фаз автономной работы запущенных устройств или ожидают разрешения на запуск (при этом во всех разрядах регистра 9 записаны «0»), то после последо,вательного опроса схем 10 †по шине 17 будет .подготовлена к срабатыванию схема ожидания 13.

Сигналы об окончании фазы автономной работы внешних устройств по шинам б поступают в блоки 2 и 3, Каждой группе совместимости устройств соответствует одна из шин б, так что сипналы по этим шинам означают освобождение определенной группы совместимости и устанавливают в «0» соответствующие разряды регистра 28 в блоке 2, По этим же сигналам в блоке 3 на схемах.

42 — 44 происходит выявление номеров устройств, принадлежащих к данной группе, и тем самым определяются номера уровней, программы которых могут быть продолжены по условиям окончания фазы автономной работы запущенных устройств или освобождения требуемой группы совместимости.

Сигналы с выходов схем сравнения 42 — 44 поступают по шинам 45 — 47 на соответствующие входы блока 1 для установки в «1» разрядов регистра очереди 9. Одновременно по шине 48 сигнал поступает на схему ожидания

18, вызывая ее срабатывание, если она была подготовлена по шине 17, и управление передается программе наиболее приоритетного уровня из стоящих в очереди (с увеличением номера разрядов 10, 11, 12 приоритет уровней убывает) .

После запуска требуемого устройства в программе четвертого уровня (см. фиг. 2) во всех программах вновь наступает фаза автономной работы внешних устройств. С приходом сигнала от устройства, запущенного программой первого уровня, срабатывают схемы

42 и 13 и управление передается на первый уровень.

После обработки следующего массива программы управление принимает программа наиоолее приоритетного уровня из всех, ожидающих обработки на вычислительной машине, Предмет изобретения

1. Устройство для переключения программ, содержащее блок очереди coBìåùàåìû;. программ, блок определения условий перехода и блок возврата, отличающееся тем, что, с целью повышения быстродействия устройства для переключения программ, в нем выход номера уровня перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровня перехода блока очереди совмещаемых программ подк,чючеп к входу сигнала разрешения перехода устройства и к первому выходу блока определения условий перехода, второй, выход которого соединен с выходом результата анализа совместимости устройства, второй вход блока возврата и первый вход блока определения условий перехода соединены с информационным входом устройства, третий вход блока возврата и,второй вход блока определения условий перехода соединены с управляющим входом устройства, выход номера уровня возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ.

2. Устройство по п. 1, отличающееся тем, что блок определения условий перехода содержит дешифратор, регистр занятости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока, нулевой, вход каждого разряда регистра занятости соединен со вторым входом блока, единичный вход каждого разряда регистра соединен с разрешающим выходом одноимен ной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока, разрешающие выходы подключены ко второму выходу блока.

387367

Редактор Е. 1 овчар

Заказ 2634/13 Изд, 4 733 Тираж 647 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д, 4 5

Типография, пр. Сапунова, 2

Составитель А. Жв1 екав

Текред Т. Куриако

Корректорьr: С Сатагулова и 3. Тарасова