Устройство для логарифмирования мгновенных значений электрических сигналов синусоидальной

Устройство для логарифмирования мгновенных значений электрических сигналов синусоидальной

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ЗИБ71

ОПИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 18.Х.1971 (№ 1706364 18-24) с присоединением заявки №вЂ”

Приоритет—

Опу бликовано 25.VII.1973. Бюллетень № 31

М.Кл. G 06g 7/24

Тосударственный комитет

Совета Министров СССР ло делам изобретений и открытий

УДК 681.335.8 (088.8) Дата опубликования описания 14.Х11.1973

Автор изобретения

А. В. Храмов

Морской гидрофизический институт АН Украинской ССР

-Заявитель

УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ МГНОВЕННЫХ

ЗНАЧЕНИЙ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ СИНУСОИДАЛЬНОЙ

ФОРМЫ

Изобретение относится к автоматике и вычислительной технике.

Известны устройства для логарифмирования мгновенных значений электрических сигналов синусоидальной формы, содержащие последовательно соединенные входной усилитель и-каскадный усилитель-ограничитель, выходы каждого каскада которого подключены через суммирующии блок к схеме задержки, соединенный с одним из входов частотного селектора, управляющий усилитель и частотный детектор.

Однако известные устройства имеют узкий частотный диапазон логарифмируемых сигналов и отличаются сложностью.

Целью изобретения является расширение частотного диапазона логарифмируемых сигналов и упрощение устройства .

Для этого в устройстве для логарифмирования управляющий вход частотного селектора соединен через последовательно включенные управляющий усилитель и частотный детектор с выходом последнего каскада усилителя-ограничителя.

На чертеже приведена блок-схема устройства.

Устройство содержит последовательно соединенные входной усилитель 1 и п-каскадный усилитель-ограничитель 2, выходы каждого каскада которого подключены через суммирующий блок 8 к схеме задержки 4, соединенный с одним из входов частотного селектора 5, управляющий усилитель б и частотный детектор 7.

Устройство работает следующим образом.

Входное синусоидальное либо импульсно-модулированное синусодальное напряжение усиливается входным усилителем 1 и подается на вход первого из последовательно включенных

10 каскадов и-каскадного усилителя-ограничителя

2. На выходах каскадов и-каскадного-усилителя 2 за счег усиления фронтов и ограничения амплитуды получаются импульсные напряжения. Эти импульсные напряжения с выходов

10 каскадов усилителя-ограничителя 2 поступают в суммирующий блок 8. Полученное на выходе этого блока результирующее напряжение подастся через схему задержку 4 на первый вход частотного селектора 5.

Импу,lbcHoc напряжение с выхода последнего (n-го) каскада усилителя-ограничителя 2 подастся иа частотный детектор 7. Возникающее на его выходе приращение утравляющего напряжения пропорционально изменениям час2> тоты логарифмипуемого сигнала. Эти приращения управляющего напря>кения увеличиваются до необходимой величины управляющих усилителем б и подаются на второй вход частотного селектора 5, который обеспечивает ав30 томатическое изменение резонансной частоты, 391571

Составитель Ю. козлов

Техред Л. Грачева

Редактор А. Зиньковский

Корректор Е. Миронова

Заказ 2940 Изд. № 845 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская иаб., д. 4/5

Мытищинская типография являющейся функцией изменений частоты логарифмируемого напряжения. Частотный селектор 5 настраивается на высшие гармонические частоты суммарного напряжения, полученного на выходе суммирующего блока 1, Предмет изобретения

Устройство для логарифмирования мгновенных значений электрических сигналов синусоидальной формы, содержащее последовательно соединенные входной усилитель и

n<каскадный усилитель-ограничитель, выходы ходы каждого каскада которого подключены через суммирующий блок к схеме задержки, соединенной с одним из входов частотного селектора, управляющий усилитель и частот5 ный детектор, or,ãè÷àþøååñÿ тем, что. с целью расширения частотного диапазона логарифмируемых сигналов и упрощения устройства, в нем управляющий вход частотного селектора соединен через последовательно

10 включенные управляющий усилитель и частотный детектор с выходом последнего каскада усилителя-ограничителя.