Устройство формирования адресов для записи

Устройство формирования адресов для записи

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистииеских

Республин

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства ¹

Заявлено 26Л 11.1971 (№ 1683317/18-24) М. Кл. G 1lс 7/00 с присоединением заявки №

Приоритет

Опубликовано 22Х111.1973. Бюллетень № 34

Государственный комите

Совета Министров СССР ва делам изобретений и открытий

УДК 681.323(088.8) с

I Дата опубликования описания 14.XII 1973

Авторы изобретения

А. А. Нерсесянц и М. В. Цатурова

Заявитель

УСТРОЙСТВО ФОРМИРОВАНИЯ АДРЕСОВ ДЛЯ ЗАПИСИ

В ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ОРДИНАТ

ГИСТОГРАММ СТАТИСТИЧЕСКИХ РАСПРЕДЕЛЕНИЙ

Устройство формирования адресов для записи в ОЗУ ординат гистограмм статистических характеристик случайных процессов может применяться в анализаторах случайных процессов.

При снятии характеристик распределения случайных процессов необходимо фиксировать частость, с которой случайная величина принимает то или иное значение. Если необходимо исследовать одновременно несколько вероятных характеристик одного и того же процесса, то целесообразно для их фиксации использовать небольшое ОЗУ. При этом для каждой характеристики отводится некоторая область памяти (20 — 50 ячеек), каждая ячейка которой соответствует определенному численному значению случайных вели оин, и при каждом измерении случайной величины число, хранящееся в соответствующей ячейке, увеличивается на единицу. В результате после цикла измерений в ячейках памяти окажутся записанными числа, показывающие сколько раз случайная величина принимала то или иное значение. Делением этих чисел на общее число измерений получают распределение частостей, которое является оценкой для распределения вероятностей изменения случайной величины. Например, при снятии характеристики распределения числа ошибок в семиэлементном знаке используется восемь ячеек памяти и при приеме знака, например, с тремя ошибками, приоавляется единица к числу в третьей ячейке, а при приеме безошибочного знака — к числу в нулевой ячейке. В этом случае поиск соответствующей ячейки осуществляется довольно просто.

Однако часто большой диапазон изменений случайной величины заставляет переходить к группированным выборкам. Например, при измерении числа ошибок в блоках длиной до

10 500 элементов можно в первой группе (ячейке

ОЗУ) фиксировать все испытания с числом ошибок от нуля до девяти, во второй — от десяти до пятидесяти и т. д. В этом случае для автоматической записи результата измерения

15 в нужную ячейку (фактически для определения адреса этой ячейки) потрсбуется специальная дешифрнрующая схема, которая должна хранить значения групповых границ и в зависимости от конкретного измерения случайной вели20 чины формировать соответствующий адрес в

ОЗУ.

Таким образом, адрес является некоторой сложной функцией от установленных групповых границ и от значения случайной величины.

25 Эту функцию можно реализовать схемой дешифратора с регистрами, но только для конкретных групповых границ. Любое изменение этих границ потребует внесения в схему дешифратора большого числа псреключатсльных

30 элементов. В то же время необходимость тако394847

55 б0

65 го изменения В подавляющем больши»с 1 Ве случаев очевидна. Например, ири анализе I.Iaтических свойств дискретного капала связи измеряемый параметр может изменяться в пределах от нуля до семи для числа ошибок в знаках и от нуля до десяти для интервалов между ошибками.

В известном устройстве, содержащем делитель частоты, счетчики неискаженных интервалов, буферные накопители и регистрирующие устройства, установлены фиксированные границы групповых интервалов. Вследствие этого известное устройство обладает следующими недостатками: использование счетчиков затрудняет получение большого числа групповых интервалов и, следовательно, ограничивает степень правдоподобия получаемой статистической характеристики; наличие фиксированных групповых интервалов не позволяет использовать известное устройство для снятия характеристик, отличающийся от характеристики безошибочных интервалов масштабом измеряемого параметра.

В предлагаемом устройстве при изменении групповых границ все необходимые переключения в схемной части дешифратора производятся автоматически одним пакетным переключателем, связанным с дешифратором. Предлагаемая схема позволяет устанавливать групповые границы в логарифмическом масштабе с коэффициентом два (каждьш последующий интервал вдвое больше предыдущего) и делить групповой интервал на подгруппы в линейном масштабе.

Установкой различного режима можно менять соотношение логарифмической и линейной частей.

Сущность изобретения состоит в том, что устройство содержит логические элементы «И», подключенные выходами ко входам младших разрядов двоичного делителя частоты и соединенные первыми входами с выходом датчика случайной величины. Вторые входы логических элементов «И» соединены с выходами дешифратора, входы которого соединены с выводами старших разрядов двоичного делителя частоты, подключенных к оперативному запоминающему устройству.

На чертеже изображена схема предлагаемого устройства.

Предлагаемое устройство содержит двоичный делитель 1 частоты, дешифратор 2, пакетный переключатель 8 режима группирования, датчик случайной величины 4, оперативное запоминающее устройство (ОЗУ) 5, регистр 6, логические элементы «И» 7, позиции 8 — 12 пакетного переключателя и платы И вЂ” 16 пакетного и ер е ключ а тел я.

Управляющими сигналами для предлагаемого устройства являются импульсы счета а, число которых равно величине измеряемого параметра, и сигнал конца измерения б, поступающий на все схемы совпадения делителя 1, одна из которых открыта разрешающим потенциалом с выхода дешифратора 2. На вход дешиф5

50 ра оры иодаются потенциалы со старших разр»ов, слителя 1 через пакетньш переключатель д, в зависимости от позиции когорого выоирыетс» нужная шкалы и в работу включастс» определенная часть делителя 1. 1 ак, ири измерении IIo шкале, соответствующей позиции 8 переключателя 8, иа входе дешифратора всегда число ОООО, разрешающии потенциал за все время измерений находится на входе первого справа логического элемента «И», и измерение производится по линейной шкале. 11ри измерении по шкале, соответствующей позиции 9 пакетного переключателя д, разрешающий потенциал находится на входе первого справа логического элемента «И» до момента перехода в «1» самого старшего разряда делителя, связанного с позицией 9 в пакетного переключателя 8> на дешифратор lloступает число 0001, и начиная с этого момента из. ереиие производится по логарифмической част и шкалы.

Измерения по остальным шкалам производятся аналогично B зависимости от состояния старших разрядов делителя 1 и от позиции пакетного переключателя. Адрес ячейки ОЗУ 5 ордииаты гистограммы формируется в старших разрядах делителя 1.

11ри измерении по линейной части шкалы изменение адреса производится с приходом каждого последующего импульса, а при измерении по логарифмической части шкалы изменение адреса производится только в конце каждого подинтервала линейно-логарифмической шкалы, Фиксация импульсов счета внутри иодиитервала производится в младших разрядах триггерного делителя 1, переполнение которых приводит к изменению адреса. С приходом сигнала o — «конец измерения» от датчика случайной величины 4 содержимое ячейки ОЗУ о данного сформированного адреса выводится на регистр 6, увеличивается на единицу и вводится в ОЗУ 5 по тому же адресу.

После этого все разряды делителя обнуляются, и начинается очередное измерение случайной величины. В случае переполнения старших разрядов делителя вырабатывается сигнал, запирающий вход делителя, и данное измерение будет зафиксировано в последнем групповом интервале.

Предмет изобретения

Устросйтво формирования адресов для записи в оперативное запоминающее устройство ординат гистограмм статистических распределений, содержащее двоичный делитель частоты, переключатель режима группирования, дешифратор, датчик случайной величины, соединенный с оперативным запоминающим устройством, от.гичающееся тем, что, с целью расширения функциональных возможностей устройства, оно содержит логические элементы «И», подключенные выходами ко входам младших разрядов двоичного делителя частоты и соединенные первыми входами с выходом датчика

394847

Составитель В, Новизенцев

Техред Т. Курилко

Корректор Е. Блюмина

Редактор Е. Семанова

Заказ 3321/10 Изд. № 1817 Тираж 576 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2 случаЙИОЙ Величины, Вторые Входы логических элементов «И» соединены с выходами дсшифратора, входы которого соединены с выходами старших разрядов двоичного делителя частоты, подклго снных к оперативному запомина1ОШему устройству.