Устройство для

Устройство для

Иллюстрации

Показать все

Реферат

 

О--й- -И.C A, Н И Е

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Завис|}мое от азт. свидетельства №вЂ”

Зая|влено 04 111.1971 (№ 1631531/18-24),Ч, 1хл. G 06f 7/385 с присоединением заявки №вЂ”

Гооударстаенна|й иомитет

Соаата миииотроа сссР но делам изобретеиий и открытий

} } ри сритет—

Опубликовано 27.1Х.1973. Бюллетень ¹ 38

Дата оплбликс|ания OH:|сания 27.111.1974

УДЫ, 681.325.5 (088.8) Автор}.1 изобретения А. Я. Гапунин, В. Н. Кондратьев, Б. А. Малышевский н В. П. Ярошенко

3 а я }1 1!те, I и

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ В СИСТЕМЕ СЧИСЛЕНИЯ

С ОСНОВАНИЕМ (— 2) Изобретение относится к Bbl .1}слителы|ой тех1нике. Известно устройство для сумм;|рования з;системе счисления с основа}еием (— 2), содержащее б 1oml пс1}азряднoro триггеры,регистров слагаемых и логиче кис схемы цепей переноса.

С целью упрощения в предлагаемом устрol! TBe первый блок поразрядного сложения ссед}}нен с едини-1ньв|и выходами перво: с и втоpolo трип.еров и с шиной переноса !13 предыдущего,разряда, нулевые выходы IleipBQI .i второго триггеров 1}одключоны к первым с: .мам «И» и «ИЛИ», вы од первой схемы «И» подключен к одному из входов второй с. емы

«ИЛИ», второй вход которой соединен с выходом второй схемы «И», связан ой одним входом с выходом первой схемы «ИЛИ», а вт»рым Входом — с шиной перонс а из пведыдг щего разряда, выход второй схемы «ИЛ1! со 8+ }1tH e i1 c o в х с до м BT op o ", о 6;I o I 3 п О р а з р }1 д и»го сложения, связа Hopо с нулевым и едини:iным выходами соотве}вственно третьего и |етвертого триггеров, единичные выходы которы. . подключены к третьим схемам «И» и «ИЛИ». причем выход третьей схемы «И» соединен с одним из входов чет1вертой схемы «ИЛИ», второй вход которой соединен с выходом четв-1 той схемы «И», соедине}11ной первым входом с выходом третьей схемы «ИЛИ», à BTopbIM входом — с выходом второй схемы «ИЛИ», зыход четьертсй схемы «11ЛИ» соединен с шиной переноса в следующий, разряд.

Схема предлагаемого устройства для суммирования в системе счисления с ос}нованием (— 2) представлена на чертеже.

Схемы четно| о и нечетного разрядов состоят из блоков поразрядного сложения 1 и 2 соответсгве}оно II цепей переноса, состоящих из лоп|ческпх схем «И» 8 и 4 и схем «ИЛИ» 5 и

6 для четного разряда, и лоп}ческих схем «И»

7 и 8 и схем «ИЛИ» 9 и 10 для нечетното разряда. Триггвры 11 и 12 четного разряда принадлежат соответственно регистрам первого ii второго слагаемых, триггеры 13 и 14 нечетно, о разряда — регистрам первого и второго сла; аемых", 15 — - ши||а сигнала переноса нз п редыдуш::.с разряда; 15 .i 17 — Bbixоды поразрядных CI i1 I сс J1 BCT»TBe!1!!o чеT!!OPO 11 1|с |етн01 i) разрядов; 13 if 19 — «в|ходы перенос»з oooã2О 11етствен|.с |ет:i»po:i иHeiieT»oгс разрядов.

Устройство работает следующим образом.

Для образования четного разряда суммы, взятой с обратным знаком.,на вход поразрядного сложения 1 поступают соответствующие раз25 ряды слагаемых с единичных выходов триггеров 11 и 12 регистров первого и второго слагаемых, а также сигнал пе роноса из предыдъщего разряда. Выходной сигнал блока 1 представляет собой значение соответствующего разЗО .ряда .суммы, взятой с ооратным знаком. Дл", 398947

1 .,;:! ) Л. Цаетноаа Г ) х!) 1 3..(аРан 1-)кL 1() !))tt ) ()))! ()(,t (l (. (),.!» ); Г(, ) Л. (т;на. ?:ь ? формирова)ния переноса из четного разряда сигналы с )нулевых выходов триггеров И, 12 поступают па ь од схемы «И» 8 и «ИЛИ» О.

Синнал .с выхода схемы 5 пост)упает !па вход схемы «И» 4, на второй вход которой поступает,сигал переноса из предыдущего разряда. С выхода, схемы 4 сипнал поступает на вход схемы «ИЛИ» б, на второй вход которой по!ступает сигнал с выхода схе!мы 8, IB,результате чего на (выходе схемы 6 формируется сигнал переноса из четного разряда.

Для об)разования нелетного разряда суммь. на блок пораз)рядното ело»кения 2 поступает сипнал с,нулевого выхода триггера 18 и с единя!)?!Ого выхода тр)?!тгера 14 соо гветствующ." (регистров, а та)кн<е)сигнал переноса из чст.lо;-О

)разр??да, В tpe3?)ли тате (1010 k!3 Вь?хо)де бло? а 2 форми)руется соот)ветствующий разряд суммы.

Для форм)иро(ва)ния пере)носа из нечетного )раз)ряда сипналы с еди)ничных выходов триггсров

18 и 14 поступают на входы схемы «И» 7;! схемы «ИЛИ» 9. С выхода схемь) 9 спг?ал поступает на вход схемы «ИЛИ» 10, па второй вход которой поступает с!?г:!а)1 с выхода схемы 7, в результате чего форм)?!руется c?1! нал»в и с р е 11 О с а 113 н е ч е т) ?1 0 О p a 3 3р 51 д a .

1! р е;) м с т и 3 о б р с т е I fl 51 ) С?PO?ICTBO Д1Я СУММ??РОВа?1115! В С!1С?С )1(. счп лепил с основанием (— 2), соде)рн<а?1!сс 3!1 блоки поразрядного сложения, триггеры региerpoB слагаемых и логические схемы цепей переноса, отличающееся тем, что, с целью упрощения устройства для реализации сложения чисел, взятых с обратными 3!íà!êàìiè, первый блок поразрядного сложения соеди)нен с единичными выходами первого и второго триггеров )и с ши1ной переноса из предыдущего разряда, нулевые выходы первого и вто)рого т(риггеров подключены к первым схемам «И» и

«ИЛИ», выход пе(рвой схвмы «И» подкл?очен I одному из входов второй схе)мы «ИЛИ», второй вход которой соединен с выходом второй схемы «И», связа)1?пой одним входом с )Выхо(доо! .первой схемы «ИЛИ», а втсрым входсм — с шиной переноса из предыдущего .разряда, BbIхо)д второй схемы «ИЛИ» сое)ди нен со входом второго блока поразрядного сложения, с)вяза?!1!01 0 С 1!УЛЕГ)Ь!1! И ЕД1?НИЧНЫМ ВЫХОД)Г1. )!И СОorBercIBe»ikIo третьего и четве)ртого тр I !epOB, С)Д И П5И Ч Н Ы Е ВЫХОДЫ КОТО р ЫХ П ОД КЛ 10 (! )II b! !; третьим схемам «И» и «ИЛИ», причем выход третьей схемы «И» соедвнен с одним <нз вхсдов

?етвертой схемы «ИЛИ», второй вход кото(рой соедине)н с выходом четвертой схемы «И», соЕДННЕ?!1)ОЙ IIePBbIAI входом C BbIXOgIO I ? ОСт?)Е?!

I схемы «ИЛИ», а вторым входом — с выходом второй схемы «ИЛИ», ьыход !етверто!! схемы

«ИЛИ» соед:!пен с шHlilo?I пе)реноса В с .еч:..)щнй разряд.