Патент ссср 401999

Патент ссср 401999

Иллюстрации

Показать все

Реферат

 

4OI999

ОЛИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз СоветскихСоциалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 23.Х1.1971 (№ 1716937/18-24) с присоединением заявки №

М. Кл. G 06f 13/02

Государственный комитет

Совета Министров СССР по делам изооретений и открытий

Приоритет

Опубликовано 12.Х.1973, Бюллетень ЛЪ 41

УДК 081.3(088.8) Дата опубликования описания 19.II.!974

1

Д. И. Вигдоров, К. М. Сарумова и И. П. Скалецкии

Авторы изобретения

Заявитель

Азербайджанский институт нефти и химии им. М. Азизбекова

УСТРОЙСТВО СОПРЯЖЕНИЯ

Изобретение относится к вычислительной технике.

Устройство может найти применение в системах централизованного контроля и передачи информации.

Известно устройство сопряжения, содержащее оперативное запоминающее устроиство на сдвигающих регистрах, группы вентилей по числу регистров, реверсивный тактовый распределитель, формирователь импульсов сдвига, триггер и элемент задержки.

Информация с накопителя сначала должна заполнить все ячейки запоминающего устройс"ва. Только после этого вся информация считывается в аппаратуру передачи данных и весь цикл повторяется. Поэтому пока запоминающее устройство заполняется информацией, аппаратура передачи данных простаивает, а при считывании информации из запоминающего устройства необходимо прерывать ввод информации с накопителя, что возмо кно в случае применения сложных стартстопных накопителей с реверсом.

Цель изобретения — исключение времени ожидания аппаратуры передачи данных и времени ожидания накопителя.

Предлагаемое устройство отличается тем, что первые входы т вентилей всех j сдвигающих регистров соединены с -тым разрядом входной шины, выходы т вентилей соединены с одноименными триггерами j-того сдвигающего регистра, вторые входы вентилей одноименных разрядов всех m сдвигающих регистров подключены к выходным шинам реверсивного тактового распределителя, первый вход которого соединен с выходом триггера и входом формирователя импульсов сдвига, выход которого соединен с шиной сдвига всех сдвигающих регистров; шина «синхронизаl0 ция ввода» соединена со вторым входом реверсивного тактового распределителя и первым входом схемы задержки, второй вход которой соединен с шиной «синхронизация», а выход — с первым входом триггера, второй

15 вход которого соединен с шиной «синхронизация вывода»; выходная шина соединена с первыми разрядами т сдвигающих регистров.

Такое выполнение позволяет заносить поступающую с накопителя информацию в свободные разряды регистров, разрешенные тактовым распределителем, и считывать накопленную информацию, независимо от того, насколько уже заполнено информацией запоминающее устройство. При этом исключается время ожидания аппаратуры передачи данных и накопителя, что позволяет более эффективно использовать канал связи и применять накопители нестартстопного типа (например, на30 копителя на магнитной ленте).

401999

20

3

На чертеже представлена схема предлагаемого устройства.

Устройство содержит запоминающее устройство 1 на сдвигающих регистрах 2, вентили 3 на входе каждой ячейки памяти, реверсивный тактовый распределитель 4, формирователь импульсов сдвига 5, связанный со всеми сдигающими регистрами, элемент задержки 6 и триггер 7.

В исходном состоянии все регистры 2 очищены, и разрешающий потенциал находится на первой шине III> тактового распределителя 4. Поступивший на вход устройства п-разрядный параллельный код заносится в первый сдвигающий регистр 2. Одновременно по сигналу «синхронизация ввода» разрешающий потенциал переходит на вторую шину Ш распределителя 4, и к приему следующего кода готовится второй разряд регистров. Следующий код с накопителя заносится в эти разряды, потенциал распределителя 4 переходит а следующую слева шину Ш, и т. д. После каждого занесения кода в регистры 2 происходит опрос состояния триггера 7 и, если оц аходится в «нулевом» состоянии, это состояние подтверждается.

По сигналу «синхронизация вывода», приходящему в произвольный момент из аппаратуры передачи данных, выходной код снимается с выходов крайних правых разрядов регистров 2 и одновременно триггер 7 устанавливается в единицу. Так как частота синхроимпульсов ввода выше частоты синхроимпульсов вывода, то до поступления очередного синхроимпульса вывода импульс опроса перебрасывает триггер 7 в нулевое состояние и на его нулевом выходе появляется сигнал, перемещающий разрешающий потенциал распределителя 4 на одну шину вправо. Этот же сигнал через формирователь 5 вырабатывает импульс сдвига вправо содержимого регистров 2.

Импульсы «синхронизация ввода» совпадают по времени с импульсами «синхронизация» и стробируют только заносимые в регистры слова; импульсы «синхронизация вывода» не совпадают по времени с импульсами «синхронизация».

Таким образом, неравномерно поступающие с накопителя коды заносятся всегда в крайние справа свободные разряды регистров, а считываются они с правых регистров независимо от числа заполненных информацией разрядов.

Средняя скорость занесения кодов из накопителя должна быть равна скорости считывания их в аппаратуру передачи данных, а количество разрядов сдвигающих регистров должно быть таким, чтобы при занесении группы кодов из накопителя не происходило переполнения регистров.

Предмет изобретения

Устройство сопряжеиия, содержащее оперативное запоминающее устройство на сдвигающих регистрах, группы вентилей по числу регистров, реверсивпый тактовый распределитель, формирователь импульсов сдвига, триггер, элемент задержки, отличающееся тем, что, с целью расширения функциональных возможностей, первые входы j-той группы вентилей соединены c j-тым разрядом входной шины, выходы вентилей соединены с одноименными разрядами /-того сдвигающего регистра, вторые входы вентилей одноименных разрядов всех групп подключены к соответствующим выходам реверсивного тактового распределителя, первый вход которого соединен с выходом триггера и входом формирователя импульсов сдвига, выход которого соединен с шиной сдвига, второй вход реверсивного тактового распределителя соединен с шиной «синхронизация ввода» и с первым входом элемента задержки, второй вход которого соединен с шиной «синхронизация», а выход — с первым входом триггера, второй вход которого соедипеп с шиной «синхропизация вывода», 401999

8oidwa

Составитель С. Громова

Техред Л. Грачева

Редактор Н. Кретова

Корректор E. Миронова

Типография, пр. Сапунова, 2

Заказ 27179 Изд. ЛЪ 116 Тираж б47 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4 5