Патент ссср 403058

Патент ссср 403058

Иллюстрации

Показать все

Реферат

 

403058

ОееИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВйДЕТЕДЬСТВУ

Союз Сометских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 18.111.1971 (№ 1636092/26-9) с присоединением заявки №

Приоритет

Опубликовано 19.Х.1973. Бюллетень № 42

Дата опубликования описания 8.IV.1974

М. Кл. Н 03k 13/24

Государственный комитет

Совета Иииистроа СССР оо делам изаоретений и открытий

УДК 681.325(088.8) Авторы изобретения

Н. С. Иванча, Л. А. Переслегин и В. Г. Шачин

Заявитель

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛЬНОГО

ДВОИЧНОГО КОДА В КОД ДЕСЯТИЧНЫЙ

Изобретение относится к электронно-вычислительной технике, технике регистрации, индикации и предназначено для применения в устройствах, работающих в реальном масштабе времени.

Известны устройства преобразования последовательного двоичного кода в код десятичный, содержащие переключатель, схемы «И», «ИЛИ», декадный счетчик, генератор фиксированного числа импульсов.

С целью повышения надежности в предлагаемом устройстве преобразования первые входы схем «И» подключены к переключателю, вторые — через схемы «ИЛИ» к генератору фиксированного числа импульсов, причем выходы схем «И» соединены с декадным счетчиком.

На чертеже представлена блок-схема предлагаемого устройства преобразования последовательного двоичного кода в десятичный.

Предлагаемое устройство содержит электронный быстродействующий переключатель

1, узел 2 нагрузочных сопротивлений схемы

«И» 3 — 11, электронные ключи схемы «ИЛИ»

12 — 17 (узлы преобразования параллельнопоследовательной серии импульсов, следующих по разным проводам, в серию последовательных импульсов, следующих по одному проводу; декадный счетчик 18, пассивную линию задержки 19, являющуюся генератором фиксированного числа импульсов.

На вход переключателя 1 поступают тактовые импульсы, синхронно следующие с разS рядами последовательного двоичного кода и переводящие переключатель 1 последовательно в положения 1, 2, 3,... и, где n — число двоичных разрядов преобразуемого кода.

Импульсы последовательно двоичного кода

1о поступают на пассивную линию задержки 19.

В исходном состоянии переключатель 1 находится в нулевом положении и выдает на все схемы «И» запрет.

Первый тактовый импульс перебрасывает

15 переключатель 1 с нулевого на первое положение. С подключенного к первому выводу переключателя 1 сопротивления узла 2 нагрузочных сопротивлений снимается напряжение разрешения на схему «И» 3, на остальные

20 схемы «И» выдается запрет. Одновременно с первым тактовым импульсом на схему «И» 3 поступает первый разряд последовательного двоичного кода с первого отвода линии задержки 19. С выхода схемы «И» 3 импульс

2S первого разряда поступает на заполнение первой декады декадного счетчика 18.

Второй тактовый импульс перебрасывает электронный переключатель 1 с первого положения на второе. С подключенного ко втоЗО рому входу переключателя 1 сопротивления

403358

55 б0 узла 2 нагрузочных сопротивлений снимается напряжение на схему «И» 4, на другие схемы

«И» выдается запрет. Одновременно со вторым тактовым импульсом импульс второго разряда последовательного двоичного кода поступает на линию задержки 19, с первых двух отводов которой снимаются два параллельно-последовательных импульса и поступают на схему «ИЛИ» 12, с выхода которой два последовательных импульса по одному проводу поступают на вход схемы «И» 4, а затем на заполнение первой декады декадного счетчика 18.

Третий тактовый импульс перебрасывает переключатель 1 со второго положения на третье. С подключенного к третьему выводу переключателя 1 сопротивления узла нагрузочных сопротивлений снимается напряжение разрешения на схему «И» 5, на остальные схемы «И» выдается запрет. Одновременно с третьим тактовым импульсом импульс третьего разряда последовательного двоичного кода поступает на линию задержки 19, с первых четырех отводов которой снимаются четыре параллельно-последовательных импульса и поступают на схему «ИЛИ» 13, с выхода которой четыре последовательных импульса по одному проводу поступа от на вход схемы «И»

5 и далее па заполнение первой докады декадного счетчика 18.

Четвертый тактовый импульс перебрасывает электронный переключатель 1 с третьего положения на четвертое. С подключенного к четвертому выводу переключателя 1 сопротивления узла нагрузочных сопротивлений снимается напряжение разрешения на схему

«И» 6. На остальные схемы «И» выдается запрет. Одновременно с четвертым тактовым импульсом импульс четвертого разряда последовательного двоичного кода поступает на линию задержки 19, с первых восьми отводов которой снимаются восемь параллельно-последовательных импульсов и поступают на схему «ИЛИ» 14, с вывода последней восемь последовательных импульсов по одному проводу поступают на вход схемы «И» 6 и далее на заполнение первой декады декадного счетчика 18.

Пятый тактовый импульс перебрасывает электронный переключатель 1 с четвертого положения на пятое. С подключенного к пятому выводу переключателя 1 сопротивления узла нагрузочных сопротивлений снимается напряжение разрешения на схемы «И» 7 и 8. На остальные схемы «И» выдается запрет. Одновременно с пятым тактовым импульсом импульс пятого разряда последовательного двоичного кода поступает на линию задержки 19.

Сначала с первых шести отводов линии задержки 19 снимаются шесть параллельно-по5

45 следовательных импульсов и поступают на схему «ИЛИ» 15, с выхода которой шесть последовательных импульсов по одному проводу поступают на схему «И» 7 и далее на заполнение первой декады декадного счетчика 18, затем с седьмого отвода линии задержки 19 снимается один импульс и поступает на схему «И» 8 и далее на заполнение второй декады декадного счетчика 18.

Преобразование шестого и седьмого разрядов последовательного двоичного кода в код десятичный аналогично преобразованию пятого разряда последовательного двоичного кода.

Восьмой тактовый импульс перебрасывает электронный переключатель 1 с седьмого положения на восьмое. С подключенного к восьмому выводу переключателя 1 сопротивления узла нагрузочных сопротивлений снимается напряжение разрешения на схемы «И» 9, 10, 11. На остальные схемы «И» выдается запрет.

Одновременно с восьмым тактовым импульсом импульс восьмого разряда последовательного двоичного кода поступает на линию задержки

19. С первых восьми отводов линии задержки

19 снимаются восемь параллельно-последовательных импульсов и поступают на схему

«ИЛИ» 16, с выхода которой восемь последовательных импульсов по одному проводу поступают на схему «И» 9 и далее на заполнение первой декады декад ного счетчика 8, затем с девятого и десятого отводов линии задержки 19 два параллельно-последовательных импульса поступают на схему «ИЛИ» 17, с выхода которой два последовательных импульса по одному проводу следуют на схему «И»

10 и далее на заполнение второй декады декадного счетчика 1. В последнюю очередь с одиннадцатого отвода линии задержки 19 импульс поступает на схему «И» 11 и далее на заполнение третьей декады декадного счетчика 18.

Девятый, десятый и т. д. разряды двоичного последовательного кода преобразуются в код десятичный аналогично преобразованию восьмого разряда двоичного последовательного кода в код десятичный.

Предмет изобретения

Устройство преобразования последовательного двоичного кода в код десятичный, содержащее переключатель, схемы «И», «ИЛИ» декадный счетчик, генератор фиксированного числа импульсов, отличающееся тем, что, с целью повышения надежности, первые входы схем «И» подключены к переключателю, вторые — через схемы «ИЛИ» к генератору фиксированного числа импульсов, причем выходы схем «И» соединены с декадным счетчиком.

483058

1 /7 ц

Составитель С. Лукинская

Редактор М. Афанасьева Техред А. Камышникова Корректоры: М. Коробова и В. Петрова

Заказ 675i12 Изд. № 2046 Тираж 780 Подппспос

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 475

Типография, пр. Сапунова, 2