Патент ссср 411643
Иллюстрации
Реферат
Всесс: h з н
МТЕнт;„;нбп Р
I
ИЗОБРЕТЕНИЯ
4II643
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 07.IV.1972 (№ 1769065f26-9) с присоединением заявки №
Приоритет
Опубликовано 15.1.1974. Бюллетень № 2
Дата опубликования описания 27Л .1974
М. Кл. Н 03k il9/08
Государственнь и комитет
Совета Министров СССР на делам изобретений и открытий
УДК 681.325.65(088.8) Автор изобретения
Б. И. Рувинский
Заявитель
ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА МОП-ТРАНЗИСТОРАХ
Изобретение относится к области вычислительной техники и микроэлектроники и может найти применение при построении дискретных интегральных схем на основе четырехтактных МОП-структур.
Известны логические элементы на МОПтранзисторах, содержащие две логические цепи, выход первой из которых соединен с истоком проходного транзистора, подключенного затвором к первой шипе тактовых импульсов, а стоком — к выходной шине логического элемента и к истоку нагрузочного транзистора, у которого сток и затвор соединены со второй шиной тактовых импульсов.
С целью расширения функциональных возможностей в предлагаемом логическо л элементе вторая логическая цепь подключена общей шиной к затвору проходного транзистора, а выходной шиной — к стоку проходного транзистора.
На фиг. 1 представлен предлагаемый логический элемент на МОП-транзисторах; на фиг. 2 — диаграммы импульсов (для питания может использоваться первая или вторая пара тактовых импульсов в зависимости от типа входных сигналов логических цепей).
Логический элемент содержит первую и вторую логические цепи 1 и 2 соответственно, которые могут иметь произвольную конфигурацию, однако обязательно должно выполняться условие равенства нулю конъюнкции функций, реализуемых первой и второй логическими цепями.
В качестве примера первая логическая цепь составлена пз последовательно соединенных
МОП-транзисторов 3 и 4, а вторая — из последовательно соединенных МОП-транзисторов 5 и 6. К выходу первой логической цепи 1
l0 подключен исток проходного транзистора 7, затвор которого соединен с шиной 8 тактовых импульсов, а сток — с выходной шиной 9 логического элемента и истоком нагрузочного транзистора 10, его сток и затвор подключены
15 к другой шине 11 тактовых импульсов.
Общая шина второй логической цепи 2 подключена к первой шине 8 тактовых импульсов, а выходная шина второй логической цепи — к
20 выходной шине 9 элемента.
Логический элемент работает следующим образом.
Информация на входах 12 и 13 устанавливается в момент, предшествующий импульсу
2s на шине 11 (фиг. 2), и пе меняется в течение всего времени действия импульса на шине 8.
Информация на входах 14 и 15 устанавливается к концу действия импульса на шине 8 и не меняется до появления импульса на ши30 не 11.
411643
Предмет изобретения и
1
1 !
L (s) Составитель А. Федорова
Редактор Т. Морозова Техред Т. Ускова Корректор Н. Стельмах
Заказ 1164/10 Изд, № 1181 Тираж 811 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр, Сапунова, 2
При появлении импульса на шине 11 происходит заряд конденсатора 16 выходной шины
9 и конденсаторов входов 14 и 15 логической цепи 2 до уровня «ЛОГ 1». По окончании действия импульса на шине 11 и при налпчии уровней «ЛОГ 1» па входах 12 и 13 логической цепи 1 происходит разряд конденсатора
16 выходной шины 9 до уровня «ЛОГ О», так как транзистор 7 открыт. Если хотя бы на одном из входов 12 и 13 логической цепи 1 действует уровень «ЛОГ 0», то конденсатор 16 выходной шины 9 не разряжается. По окончании действия импульса на шине 8 производится аналогичный опрос логической цепи 2, после чего на выходе 9 устанавливается истинная информация.
Логический элемент на МОП-транзисторах, содержащий две логических цепи, выход первой из которых соединен с истоком проходного транзистора, подключенного затвором к первой шине тактовых импульсов, а стоком — к выходной шине логического элемента и к истоку нагрузочного транзистора, у которого
10 сток и затвор соединены со второй шиной тактовых импульсов, отличающийся тем, что, с целью расширения функциональных возможностей, в нем вторая логическая цепь подключена общей шиной к затвору проходно15 го транзистора, а выходной шиной — к стоку проходного транзистора.