Патент ссср 421992
Иллюстрации
Реферат
ЫМ< < èгг э л
Ватель . н О--.;-.:-: . ..;-. кв,к бйблй(з ; с) .:; М!."А
42I992
ОП ИСАНИЕ
И ЗО БР ЕТЕ Н ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства—
Заявлено 25.08.72 1823170/18-24
М, Кл. G 06f 7, 44 с присоедипеппеом заявки—
Приоритет—
Опубликовано 30.03.74. Бюллетень № 12
Дата опубликования описания 22.!.75
Государственный комитет
Совета Министров СССР по делам изобретений и открытий
УДК 681.325.36.58(088.8) Авторы изобретения
Л. M. Женевская, Г. Б. Дзыкунова, А. А. Козлов и В. И. Мил!оков
3 а 51 13 11Т ел I >
ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧНЪ|Х ЧИСЕЛ
Известны устройства для деления двух двоичных чисел с пропуском т нулей старших разрядов, содержащие регистры делимого и делителя, накаплпваиощий сумматор, регистр частного, схему управления, схемы сдвиl а., сдвиговый регистр и зентили.
Предлагаемое устройство отличается тем, что при наличии нулей в т старших разрядах делимого и в / старших разрядах дслптсля (m - l), введена схема определения старшего ненулевого разряда делимого II делителя, 2ВХОДОВ>1 с (/ выходами разрядов j)«гист() а д(.! имого II с Вы>
Это позволяет увеличить Оыстроде 1«TBII« цифрового д(литсл(ного устройстга за сч«т мгновенного cgBI!«(I (если нс учитывать Вр«мени переходных процессов) делителя перед началом деления с учетом ьч старншх нулей делимого и l старших нулей делителя (пт /), Блок-схема прсдлагаемогo устройства прп1(1 в«дена на ч«ртсж«.
У«TpOIICT130 сод(. |)>кит р(гll(. Tpl I Д(llfblOI /
ll Делит«ля 2), «Хе3!у, ) Ollр«Д(I(111151 (T;lj)III(. I()
lI(. и<< ЧСВО! О j)<)BP51;1<1, (X(. 311>1 / П <) К()З)бll н
Ol111OI 0 (,11)I)13, СДВПГОВЫ)! P(. I ll«Tj; /), llill(!ill Ill-!
5 B
Числа из регистров д(лпмого / ll дел!п«ля
2 в параллельном двоичном коде поступают на
20 комбинационную схему ) определения старшего ненулевого разряда делимого и делителя. Взаимное положение единиц старинlx ненулевыхразрядов,д елимого и делителя на входе схемы 4 комбинационного сдвига опрс"5 деляет наличие единицы на одном пз BBlxoдов этой cx«мы, которая по команде со схемы
8 управления псрсппсыва«тся в сдвпговый регистр 6 и появляется на его соответствующем выходе..Это. в свою очередь, Определяет омЗО бинационный сдвиг делителя на схеоме 5 ком421992
Заказ 5585 Изд. М 1426 Тираж 624 Подписное
ПНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб„д. 4/5
Череповецкая городская типография бинационного сдвига сразу на такое количество разрядов, которое необходимо для первого цикла деления с учетом нулей в старших разрядах делимого и делителя. По команде со схемы управления в накапливающем сумматорс 7 происходит вычитанис сдвинутого делителя из делимого, после чего инверсное значение знака результата поступает па входы всех вентилей регистра 9 частного, на вторые входы которых подаются выходные сигналы разрядов сдвигового регистра 6, а на третьи входы — сигнал «Запись результата» со схемы управления.
В следующем цикле деления по команде со схемы управления осущсствляется сдвиг на один разряд вправо единицы, записанной в сдвиговом регистре, Дальнейший процесс деления проводится обычным образом (сдвиг, вычитание, запись результата).
Предмет изобретения
Цифровое устройство для деления двоичных чисел с пропуском т нулей старших разрядов, содержащее регистры делимого и делителя, накапливающий сумматор, регистр частного, схему управления, схемы сдвига, сдвпговый регистр и вентили, отличаI0щеесл тем, что, с целью экономии времени при наличии нулей в m старших разрядах делимого и в 1
5 старших разрядах делителя (т tt), введена схема определения старшего ненулевого разряда делимого и делителя, 2q входов которой соединены с q выходами разрядов регистра делимого и с q выходами разрядов регистр
10 делителя, à 2q выходов — с 2q входами первой схемы сдвига, q выходов которой соединены с q входами разрядов сдвигового регистра, q выходов разрядов которого подключены к выходным вентилям соответствуюц,их разрядов регистра частного и к q входам второй схемы сдвига, другис q входов которой соединены с q выходами разрядов регистра делителя, а q выходов второй схемы сдвига соединены с q входами разрядов слагаемого накаплп0 вающего сумматора, знаковый выход которого подключен к входам всех q входных вентилей регистра частного, причем входы сдвига и записи сдвигового регистра соединены с двумя соответствуюгцими выходами схемы уп. равления,