Цифровой анализатор спектра б реальном масштабе времени

Цифровой анализатор спектра б реальном масштабе времени

Иллюстрации

Показать все

Реферат

 

"тИ

ДА7БГТ. 0

Союз Советских

Социалистических

О П И 1 Й И N

ИЗОБРЕТЕНИЯ

<))>428389

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Зависимое от авт. свидетельства— (22) Заявлено 01.08.72 (21) 18152??i18-24 с присоединением заявки— (32) Приоритет— (5I) Ч. Кл. G 06115:)36

Гасударственный квинтет

Совета Министров СССР по делам изобретений и открытий

Опубликовано 15.05.74. Бюллетень ¹ 18 ! Дата опубликования описания 02.0б.75 (53) УДК 681.332:519. .2 (088.8) (72) Автор изобретения

А. В. Зеленков (71) Заявитель

Рижский Краснознаменный институт инженеров гражданской авиации (54) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА

В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ

Изобретение относится к сиециализированны;I средствам цифровой вычислительной техники, и для снектрального анализа случайных процессов.

Известны устройства, содержащие сумма- 5 торы, охваченные кольцом задер)канной ооратной связи, усилитель и регулятор. Недостаток этого класса устройств связан с невысокой точностью .в следствие трудностей реализац)и)и задержанной обратной связи и систез!ы 10 сд)вига частоты. Другой класс анализаторов, содержащих либо полосовые фильтры, либо множительные устройства, содержат два «Bazратурных капала, квад)раторы и сумматор.

Эти у стройспва существенно усложняются при 15 необход)имости проведения параллельного анализа!.

Олисьваемое устройство отличается тем, что с цел(ио повышения точности оно содержит ьо "Олнительное постояннос запоминаю- 20 ттес устройство (ПЗУ), сум м атор ы, образу)о!ц1;с два связанных мс)кду собой квадратурных канала накопления — канал нак(и!;синя выоорок вещественной и линейной части спектра входного оиг1!ала. При этом синфазнос накопление выборок B обоих каналах происходит в моменты времени каждого интервала длительностью Т между двумя соседпими выборками, в которые происходит

I(o»1icHcBl!ия набсга фазы выборки на частоте B:(o, )kioi o сиГиа:Iа за врсмя ? . Дл11 !!О)!у !сBbIoopoK вс!цествснной ll мнив!Ой IBcTcll спектра входного сигнала в однозначном дно

)т апазоне анализа — - на входе описываемого устройства включается полосовой фильтр с

UiIIp11H01l kIo;locbl IIpoH) скан!!я —, фазовраЕ щатель на — для дс lcHH51 мнимой части cIIOH.C) тра, два аналого-ц!!с )ров!.!х преобразователя (АЦП) дл» получения выоорок вещественной и мнимой части спектра и автоматнчсска» регулировка усиления (АРУ) и сдвига фаз для Выра Вн11вс! н !11! аз!!1 !!!Tv 1, и пол ) !Синя сдвига фаз 90 сигналов на входе обои.; АЦП.

Для осуществления компснсац !и набега фазы на частоте B;;!:диого сигнала за время Т»спользуется два общих дл» вещественного и мнимОГО каналов i;ocTo»HHol за!!О)!I,на!Ощсго устройства выборок sill 0 и cos О, где 0 изменяется в 1!!а!!азонс от 0 до 2л. После накопления выоорки с выхода веществе!иного и мнимого KBHB loB поступают на устройства возведения в квадрат, а затем складыв<1!Отс!!.

Результат сложения поступает либо на цифро-аналоговый преобразователь (ЦАП), либо вначале на устройство извлечения квадрат428389 ного корня, а затем также на ЦАП. На выходе ЦАП включен индикатор для визуальной индикации мгновенного спектра мощности плп мгновснного спектра амплитуд. Вместо индикатора может быть подключено регпст- 5 рирующее устройство любого вида, например, самописец, либо устройство магнитной записи. Оба квадратурных канала накопления вещественной и мнимой частей спектра, ПЗУ выборок, устройства возведения в квадрат и !и суммирования и устройство извлечения квадратного корня выполняются на типовых элементах цифровой техники, В качестве АЦ1П и

ЦАП могут быть использованы серийные устройства, выпускаемые промышленностью. 15

Реализация устройства сдвига частоты (фазы) !путем использования двух ц>ифровых квадратурных каналов, аналогового фазовращателя на 90 н схемы АРУ, а также ПЗУ выборок позволяет значительно ослабить влияние комбинационных составляющих на частотах ь!о и а1! — 9 и практически полностью устранить влияние комбинационных составляющих на кратных расстройках.

Применение ПЗУ позволяет легко осуществить считывание выборочных значений sinO I!

cosO при дискрстном измерении аргумента от

0 до 2л соответственно от начала до конца и нте р в ал а дл п тел ь но стью Т.

На чертеже представлена блок-схема пред- зо лагаемого устройства.

Пусть IHB .вход поло сового фильтра 1 подано гармоническое колебание с частотой

/гР < Io ((k+ I) 0, 2=0, 1, 2... и началы!ой фазой ср и ах4 плитудой А, т. е. 35

V1 =А cos ((oIIt+ rp)

Это колебание после фильтра поступает на вход АЦП 2 и через фазовращатель 8 (на 40

90 ) — на вход АЦП 4.

Усилитель-регулятор 5 предназначен для автоматической регулировки усиления и фазового сдвига, т. е. для поддержания равенства амплитуд сигналов на входах АЦП 2 и 45

4 и сдвига пх фаз на 90 .

Из выходных сигналов АЦП 2 и 4 в начале каждого интервала длительностью Т берутся выборки, амплитуда которых преобра- 50 зуется в двоичный код и затем запоминается на весь интервал длительностью Т.

Выходные сигналы АЦП 2 и 4 в виде выборок в двоичном кодс N в течение каждого интервала подаются на сумматор 6 вещест- 55 венного и сумматор 7 мнимого квадратурных каналов.

С выхода сумматора 6 выборка сигнала, равная (V2)1 — — Acosrp, в течение первой циркуляции .длительностью 0 — Т последовательно 5О

N ряз подается на вход оперативного запоминающего устройства (ОЗУ) 8 вещественного канала. Одновременно с выхода сумматора 7 выборка сигнала (V4)! — — А in подается

N раз на вход ОЗУ 9 мнимого канала. 65

ОЗУ 8 и 9 предназначены для задержки чисел, поступающих с выходов сумматоров 6 и 7, на время, равное Т. ОЗУ собираются на ферритовых ячейках памяти, число которых равно Л . В течение первой циркуляции во все ячейки ОЗУ 8 и 9 происходит последовательная запись чисел, соответствующих выборкам с сумматоров б и 7 соответственно. Так как в течение .первой циркуляции на сумматоры б и 7 пост IIIBIOT только у!казанные ч1исла, то через время Т от начала анализа во все N ячеек ОЗУ 8 записывается одно и то же число (V2) 1, а во все N ячеек ОЗУ 9 — одно и то же число (V4)1.

В начале второй циркуляции происходит считывание чисел V» и V41 из первых ячеек

ОЗУ 8 и 9, и они поступают на вход арифметического устройства, производящего операцию перемножения комплексных чисел.

Арифметическое устройство включает в свой состав блоки умножения 10 — 18, причем два блока умножения 10 и 11 находятся в канале накопителя вещественной части спектра и два блока умножения 12 и 18 — в канале накопления мни мой чаcTIH спектра, блок вычитания 14 — в канале накопления вещественной части спектра и сумматор 15 — в канале накопления мнимой части спектра.

Арифмет!ическое устройст1во имеет четыре входа и два выхода. На первый вход — вход блоков умножения 10 и ll — подаются числа с выхода ОЗУ 8, на второй !вход — вход блоков умножения 12 и 18 — числа с выхода

ОЗУ 9, на третий вход — вход блоков умножения 11 и l8 — числа с выхода ПЗУ 16 выборок cosO (00(2!) и на четвертый вход— вход блоков умножения 10 и 12 — числа с выхода ПЗУ 17 выборок sinO(0 (0(2д), С первого выхода — выхода блока вычитания 14— числа, представляющие собой выборки вещественной части результата перемножения, поступают на сумматор б, а со второго в Ixoда — выхода сумматора 15 — числ а, и ре.хставляющпе собой выборки мнимой части результата перемножения, поступают на сумматор 7.

В ячейках ПЗУ 16 aaiIIII!caIIo N чи сел, соответствующих выборкам cosO, где 0 изменя2тг 2-., ется от 0 до 2л — — через ЛО= — а в ячей>

N" ках ПЗУ 17 записано Л чисел, соответствующих выборкам sinO. Последовательное считывание всех значений cose u sinO производится параллельно в течение каждого интервала длительностью Т, начиная со значения О1 — — 0

2н и кончая зняче!!иам 0„.=2л — —.

Блок вычитания 14 производит вычитание кодов с выходов блоков умножения 11 и 12, т. е.

1> 14 >> 11 > 12 !

5 > 10+ >> 13 °

Согласно описанному принципу действия

428389 (V,) „=А (Vl4) =Acos (ср+О), сМ вЂ” 1

+р+ 2 (Π—

sin 2 (1 20) 1I

Π— асT

sl n45

60 (Vp) м — — А

Л1 — ) — с + — (Π— lopоТ)1 арифметического устройства в течение второй циркуляции при t=T на блоке вычитания 14 получается Nчисел,,равных

N — 1 где lp=const, а 0=0 — 2л.

Одновременно на выходе сумматора 15 получается N чисел, рав»ых

Числа с выхода блока вычитания 14 поступают на сумматор 6 и складываются с новой выборкой (Vq) =Асов(а,Т+ср), в результате чего на выходе сумматора б получается

Ь чисел (Vg) 2=Асоз (pppT+ q)) +Аcns (ср+О), которые последовательно записываются в ячейки ОЗУ 8.

Числа V,s с выхода сумматора 15 поступают на сумматор 7 и складываются с новой выборкой (V4)2=А . sin(а,Т+ср), в результате чего на выходе сумматора 7 получается N чисел (Vz) =Аsin(ю0Т+ср) + АВ1п(ср+О), которые последовательно записываются в ячейки ОЗУ 9.

Числя (Vg) g и (с 4) 2 являются .нОВыми Вы- 35 борками сигнала»а выходе АЦП 2 и 4, эти выборки У раз в течение второй циркуляции считываются с выходов АЦП 2 и 4 и подаются, соответственно, на сумматоры б» 7.

В оощем случае в течение М-ой циркуля- 40 ции, т. с. на интервале времени I=(M — 1)Т— — МТ, на выходы сумматоров б и 7 поступит чисел (Vg) 4с (1, 2) м+ (Vl4)r>l = А !

=1 сов((М вЂ” l) epT+ ср+ (l — 1) 0) (Vg)1,с= (V4),ч+ (Ulp)ë: А Q

I l

sin((Af — l) а0Т+ ср+ (l — 1) 0), N — 1 где о0Т, cp=con t, 0=0 — 2л

Числа (Vq)pl и (V7);> можно представить в следующем виде:

Л(0 — lo,T), 2 со ((Af — 1) св„.Т+

sin

М(0 — lo„T)

sin

1n((i f — 1) аоТ+ с"p з1п 2 в течение М-ой циркуляции числа (Vp) „, и

V-,),с подаются на квадраторы 18 и 19 соответственно. Квадраторы 18 II 19 одинаковы по схемному построению и представляют собой устройство уменьшения, на ооа входа которого подается одно и то же число. С выходов квадраторав 18 и 19 коды поступают иа сумматор 20.

На выходе сумматора 20 в течение М-ой циркуляции получают Л чисел где 0

Эти числа подаются лиоо на ЦАП 21, либо на блок 22 извлечения корня. С выхода ЦАП

21 напряжение, пропорциональное числам (V p).с, может быть подано либо на индикатор 28, либо на регистрирующее устройство 24 для записи.

С помощью блока 22 можно полу шть последовательность чисел, равны.; корню квал,Рат»ОМУ пз (Ugp) 4с.

Числа (Vgg) I так же, как и числа (Vgp) „с, могут быть поданы на тот же самый ЦАП 21, а полученное на его выходе напряжение (ток), пропорциональное числу (Vgg) pl,— »а индикатор 23, либо на ригистрирующее устройство 24 для записи.

Полученные числа принимают максимальное значение прп О=о. Т, при этом (1 2,)„„„ñ =А М-, а (V»)-", „„с А 1

Таким образом, предлагяе»ое устройство цифрового спектрального анализа (анализатор спектра) позволяет произвести преобразование «частота — время». На интервале времени (М вЂ” 1)Т вЂ” МТ получается ряд пиковых чисел, временное положение которых прямо прспорциональ»о частотам в, гармо»ических составляющих исследуемого сигнала на выходе полосового фильтра 1, а величина этих ч»сел»ро»орционяльна квадратам ам»литуд

»ën амплитудам соответствующих гармонок.

Распределение квадратов амплитуд цикk k -1 лов в частотном диапазоне от — до, где

/ — любое целое число, определит спектор мощности, а амплитуда пиков — амплитудно428389 частотный спектр исследуемого сигнала на выходе фильтра I в реальном времени.

Ширина пиков по первым нулям огибающей на осп частоты hf, легко определяется

ll из Условил хо — — +-7г, напРимеР, пРп О=О.

Тогда (Исе,. T

= K

> т. е

2, аЦ,.„=2f, =

Л ) 7 огибающей на вревременной интерМожно сказать, что на интервале времени

Т число выборок должно быть не менее

N = Т 2!И(7 = 2И.

Предмет изобретения

Цифровой анализатор спектра в реальном масштабе времени, содержащий полосовой фильтр, фазовращатель, постоянное запоминающее устройство и в каждом из двух квадратурных каналов — аналого-цифровой »реобразователь, оперативное запоминающее устройство, подклгоченное к соответствующему блоку умножения, вторые входы которого соединены с постоянным запоминающим устройством, п квадратор, подключснньш ко входу соответствующего оперативного запоминающего устройства, причем выходы кв драторов (9 1 >

Заказ 63/385

1!зд. ¹ 1577 Тираж 624

ЦН1!Р!ПИ, /11оскпа,, >1(-35, Раушская паб., д 4/5

Подписное

Тип. Харьк, фил. пред. «Патент» о (И7" "е Л>1 T

Ширине пиков по нулям менной оси соответствует вал соединены с двумя входами межканального сумматора, от гичаюи(ийся тем, что, с целью

1>ОВЫШЕНИ51 ТОси1ОСТИ, ОН СОДСРЖИТ УСИЛИТСЛЬрегулятор, дополнительное постоянное запоминающее устройство, в первом канале первый сумматор, блок вычитания и дополнительный блок умногкения, а во втором — первый и второй сумматоры и дополнитсльньш блок умножения; выход полосового фильтра

l0 подключен к аналого-цифровому преобразователю второго канала через фазовращатель, управляющий вход которого .соединен с выходом усилителя-регулятора фазового сдвига; выход аналого-цифрового преобразователя в

15 каждом канале подключен к первому вхо 1у первого сумматора, второй вход которого соедш1ен в гервом канале с блоком вычитг1ни51, а во втором — со вторым сумматором; Bl lxoды первых сумматоров подключены к соответ20 ствующим оперативным запоминающим устройствам, выходы которых подключены к первым входам дополнительных блоков умножения, вторые входы которых соединены с дополнительным постоянным запоминающим

25 устройством; выход дополнительного блока умножения второго канала подключен к блоку вычитания, а выход дополнительного блока умножения первого канала соединен со IBxoдом второго сумматора; вторые входы блока

3О вы штания и второго сумматора соединены с блоком умножения соответствующего канала; выходы блока вычитания и второго сумматора подключены ко вторым входам первых сумматоров соответствующих каналов, выходы которых соединены со входами квадраторов.