Распределитель вызовов12

Иллюстрации

Показать все

Реферат

 

ОПИС НИ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Реслублик

Н АВТОРСНОМУ СВИДЕТИЛЬСТВУ (61) Зависиз<ое От авт. Ово!детельс!вя— (22) Зятовлено 18,05.71 (21) 1656789/26-9 (51) М. Кл, И 04q 3/72

iioÄicoeдппеппео! заявки „ о—

Государственный комитет

Совета Министров СССР ао делам изобретений и открытий (32) Про!ор!.тет—

Опубликовано 15.05.74. Бюллсrelп> ¹ 18

Дятя OaóOëIIHOBal! IIÿ OIIHCaIIHB ОЗ.О1.75 (72) Авторы

В. И. Городецкий и С. В. Голомолзииа!!заберете!и!я (71) Заявитель (54) РЛСПРЕДЕЛИТЕЛ6 ВЫЗОВОВ со!я, я тя!кже к СООт ветстВу !Ощей г руп1пе информационных входов блока управления и к .<ервой группе информационных входов блока подключения распределителя, прп этом цепи преимущества первой координаты соединены со второй группой пнформациоппь!х входов блока подключения, а выходы цепи преимущества второй координаты параллельно подключены к третьей группе пнформациссоных входо в блока .IIlopI<;IIoчения и к претьей группе ио<фо|рма цио нных входов бло а у1пра вления, за прещающий выход кот opol соединен с запрещающим входом блока подключения распределителя, а каждый из двух разрешающих выходов блоо<а управления соедпим с разрешающим входом соотвегству!Ощей цапин ьореим ущества, причем каждый из двух установо IHblx и vllipa!BJIIIIollIHZ выходов соединен с установочными и управляющими входами соответствующего блока приема; управляющие выходы блока у!травлония подклю1!еды к блоку подклю <евфия ipacllpepeлитестя, куда также подсоединены разрешаю!цпе выходы блока у Hipaiaл ения.

Кро о!е того, блок упрявлен ия содержит zaa пороговых каскада, две па ры выходных схем совпадения и узел форзти рования выходных сигналов, соединенные между собой такпо! 00разом, что входы обоих пороговых I

Известен ра!Определитель вызOBoiB, содаржа1ци !! блОк подков!Оч оно!я,р я!Опдр едел ител я, ЦЮП и преимущества о! блок управления.

Однако ва выходах такого распределТ!те.,!я при определенном сдвиге .моментов появления вызовов на разиных вх одах ли бо,про! определе <ном соотпошео!ии врех<енных,па рао<ет ро в входящ!ох в и!его элементов возможно поя вле1ние помех, что может IIpiHIBecTи х неправильной работе связанных с ра1апределителем уст ройств.

С целью уменьшения по мех на выходах расьоределителя и сокращение в ремени по иска вызыв ающего входа в ripi)iïiïå однсвреме н но вызы вающих,входов в:предлагаемом;расщределт!теле прутп|пы,и нфорхта циан ных .и у стао<ово !ных выходов блока подключения распределителя, ро закреплеьоные за каждой из коюрдтонат,,подсоединены соответственно к инфор мацио нным и устиново <ным входам дополнительно BiBepeHных блокotB приема и нфорзтalllHH первой п вго. рой коордппат, «нуловые» выходы которых 25 сослр! !ен! с соответству!Ощпз!;! «пулевыми» входаз!ч! цепей преимущества, «едо!ти! !о!ые» входы каждой пз которых,параллельно под !<л!Очены к «ед и|ни оных!» выходам связанного с данной цепью,п|реих<ущества блока llpH- 30 (53) УДК 621.394 (088.8) 428576 аннгых входов блэка управления, пря мой и инвер(сный выходы,кагждого из IIîlðîãoâûõ каскадов связаны с первым вхюдои сюогтветству;ощей Bbixioii!HioFi схемы сюв па дения, вторые входы каждой па|ры выходных схегм сов падения запараллелены и являются первым и вторым уп ра вляемьвьи вх одами блэка управления, выходы этих iia!p об разуют пер вые и вторые

iilpaIBJIiFIlo sIe выходы блока управления; нулевой выход второго порогового каокада через выхадн ую схему совладения, связанную с рззрешающигм выходом, соединен,с первым вхюдэм узла формирования выходных сигвалов, первый выход кюто р эго являетая третьим упра вляющигм выходюм блошка QIIIpaiBJIeHIHH, второй выход является вторым уста новоч нььм выxoIiIoIM блогка уп ра вления, а также пюдключен к за п1рещалощему:входу схемы совпадения, другой вход которой связан с пе рвым управляющим входом блока уп равлени.я, а выход схемы со вгпадени я является заврещагощим выходам блока управления и подключен к инфoipMaIIiH

Цепи гпреигмущества пе)рвюй и второй коо рдинат выполнены в виде последовательного совпадения n; (i 1,2; n=1,2...) пар двухвходовых схем совпадения (из выходной и управляющей схем совпадений), имеющих общнй вход, связайный с выхадои предыдущей управляющей схемы coiBII!age!F!iHH,,п ри этом,уп!раВляегмый вход первой по iioipFipi ay,па ры,схем совпадений являетоя управляемым,вхюдом цел и преимущества, др угие входы всех и- выходных схем совпадений являются «единичными» входами цепи преимущества, а другие входы всех и-1 управляющих схем совпадений являются «нулевыми» входами цепи преимущества, а выходы всех выходных схем совпадений образуют выходы цепи преимущества. каждый из блоков приема информации соСтоит из и; (i=1,2; n=,1,2,...) заиам игнающих ячеек iH общей для всех ячеек и-вхюдовой схемы юовпадения,:нричем информац июиные входы входных и установочные входы устаноВОЧНЫХ ДВУХВХгаДОВЫХ СХЕМ СОВГПаДЕ1ийй ВСЕХ

n çIïîìHIHàþIiI!èõ ячеек образуют со ответстввпво H6rgopxaiir!Hoia!Hbie и установочные входы блэка приема информации, «еднгничные»,"i @нулевые» выходы всех и-запоминающих ячеек образуют сэответствевно «еди нвчные» и « нулевые» выходы блэка прием а uaнфор маци|и, при этом «н улевые» выходы IIaipaллелыно заведены также,на и-входюв ую схему coBI!iapeIF!@sr, выход кэтэрой параллелыно пэдеоединен к .инве|ртору и к другим входам iBIc

Зд з5

ОЗ даний, а другие входы установочных схем совпадений за па раллелены ы образуют управляемый вход блока приема информации.

На фиг. 1 др иведена структурная схема предлагаемого,ра с п ределителя вызовов; на фиг. 2 — фувкциэнальная схема блока подключения ipаюпр еделителя; гна фиг, 3 — то же, блока п риема днформа ции;,на фиг. 4 — то же, блока управления, Предлагаемый ра апределипель вызовов состо ит из блока 1 подключен1ия pa!ci!IlpegeJaHn eля, двух (по ч исл у коордынат) блю ков пр иема инфар маци и 2i и 22, блока 3 угправлен ия, д вух це п.ей,ii!peHlxyiitelcmaa 4i и 4 .

Блок 1 подключения распределителя (фиг. 2) состоит из входных схем совпадений б», входных схем собирания 6», ..., б» объединяющих входы,с ogI!HIHHIKQIBblM з начением первой коо рди н аты, драмежутачных схегм собирания

7i2, ... 7,„объеди няющи х выходы схем совпадения 5» с одинаковым значением второй координаты; выходы схем собирания 6», ..., б„, 7»ь ... 7>., образуют пр у плы и нфо рмацион ных выходов aii, ... а, aiz,, а,, блока подключения; схем совпадения 8 » ... и 9», ... 9„, лн формьциояные входы О12, ..., О л., iH 6», ..., О и, которых являются группами и нфор|мационных входов блока подключения, а IBbixoipbi соедвгнены соответственно ico схемами соби рани я 102» ... и 11», ..., вторые входы которых являются третьей и вто рой .соютветотве н ню группами инфо рмациэнных входов вд,, в .,; в», ..., в„, блэка подключения;,входы схем собирания

102» ..., и 11», ... Обра зуют две группы устаноBIOVHbIX выходов а i2, ..., а,,; а ц, ... а „,,и IIaралельно заведены соотвепствен но на входы

BbizoJIiHbix схем icoIBII!am !HH 12» ..., 12», и через схемы совпадения 18», ..., — на входы выхо дных схем coIB!Fiance!FIFIsr .14», ..., 14„, .вторые входы которых Bamalpaллеленй и являютея управляющим входом (if) блошка подключенгля; запараллеленные вторые (запрещающие) входы схемы совпадения И», ... являются запрещающим входом блока подкл1очения.

Блок 21 ги 2> приема инфо рмацйп (фиг. 3) можно условно лредставить .в виде п; (i=1,2; и=1,2...) за!поминающих ячеек каждая из которых содержит один элемент .памяти 15», ..., 15„,, ..., входную схему совпадения 15», ..., 16,, и у станювочную схему совпадений 17», ..., Входы а»,, а„,, ань ..., а„, и ВхОды а ii, ... a, a 12 ..., a д„,,всех mF!pop

MaIIIHoIHHых и .установочных схем совпадения образуют соотвепственно группы инфо рмациОн ных H giiTaIFIOIBoHIFibix |входов блока п рйема, втарьм входы уютановочных схем еовпаденйя запараллелены и образуют установочный вход

áI блока приама, «н1улевые» выходы всех элементов памяти блока приема заведены на вход схемы coeiiaден ия,18» а ее выход соединен со вторыми вх о д ами схем co!BIiiадения 15», 16 „, и черкез п рамежугочяый II!H!BeipI o!p с управляющим выхадам а1 блока п риема; «егдн ннчПЫЕ» И «НУЛЕВЫЕ» ВЫХОДЫ ЭЛЕМЕИтОВ ПаМ!IH блока приема являются соответствепгпо «еди428576 ничными» и < нулевым1и» выходами блока приема.

Каждая цепь IItpet«t ityirråtcòâà 41 и 4 (фиг. 3) оосто«т из выходных схем, совпадения 1911, ... и уп равляющих схем совпадения 20», ..., управл,яющие входы которых у каждой па ры (выходной:и управляющей) схем за)па раллелены; вторые входbI всех .выходных схем являются

«един11ч ньнми» входа|ми цепи Iilpe«kiyIIIecT!Ba; а вторые входы всех у1нра вляющих схем — «нулевьнми» входами; у пра1вляющий вход каждой последующей trlatpbI,BbrxoplHOH и у1«равляющей схем со впадения ооеди нен с уп равляющим выхорох у пра вляющей схемы совпаде н11я 20.1, ... п ре1дыдущей пары; управляющий вход перв 111 па ры является у п ра вляющ и м входом I », 1 Ig цепи преимущества; .выходы выходных схем сов падений 19», ... являются выходами в», ... в,,, в12, ..., в,, цепки преимущества.

Бло к уп равле ния 3 (фиг. 4) соде рж ит пороговые ка1окады 211, 21» выходы б», ..., 6„; 61» ..., 6,,, кото рых я|вляются первой и второй группами информационHbIx .входов блока упра вления; две пары схем совнадения 221 и 22» информациолные входы каждой из которых связа|ны с единичным и кулеаым выходом сооч1ветотаующего IIotpocotBOI ка скада, а управляю1дие входы —,с управляющими входами

ai, а2 блока управления, выходы первой схемы ссвпадения 2311, ..., связанные с едн«ичиым выходом пороговых каскадов являются парой упра|вляющих,выходов г,1, а» блока управления, а выходы вторых схем совпадения 2А1., 2422 — разрсшающгим«выходами г», г „блока уп ра вления; узел формирования выходных c«г «алов, управляющий вход,кото1рого соединен с выходом:схемы 24 2 и через промежуточную схему собира11ния 25 и схему совпадения 2б— со входами двух одновиб раторов 27 и 28, выход (f) первого из кото рых является управляющим .выходом блока;управления,,выходы обоих одно ви б раторо1в через «промежуточную cxему ссв паден1ия 29 cоеди нены,с iycTBHtoBoиным выходом 6g и чсрсз cxcilbl совпадения 29, 30 —— с установочным выходов« о1, запрещающий вход схемы соипадения 30 через схему совпадения 31 соединен с нулевым выходом порогового каска да 211 и с единичным выходо м Норогового KaioKai+a 212, выход,схемы со впадения

29 заведен также на за прещающий вход промеж1уточ ной схемы,совпадения 32.

В исходном состоя ни и на входах и на выходах,распределителя:вызовов сигналы отсутствуют (находятся,в состоя ни и «О»), элеменчы памяти запоминающих ячеек обоих блоков приема и пороговые каскады 211, 212 блока управления .находятся в исход1«ом состоя ни«.

Выходы схем совпадения 181, 18 обоих блоков приема находятся tB состоянии «1», разрешая

aaiHtHrc ияформации и эа прещая подключен ие выходов гороговых каскадов к выходам, распределителя (через схемы сов«аде«ия 2i21, 22 ).

Если одновременано на двух входах блока 1 (фиг. 2),появляются вызовы (логическая «1»), то через схемы собирания 6» и б„с.выходов

20 2,5

40 g5

r1o

65 а» и a„, «1» поступает,на входы первой п1-ой запоминающих Iчеек блока 21. Посколь1ку,на вторые;входы входных схем еще подаепся логическая «1» со,схемы со в|падения 181, то на выходах входных схем .совпадения 16» и 16„, появляются «1», под действием которых элементы памят:115» и 15„, переходят в рабочее солоя ние, ониьмая едини нный сигнал соответственно с .первого,и п1-го входов схемы совпадения 181. В результате этого последняя подает на 11торыс,1,ход«1 входных схем -овпадения блока приема запрещающий сигнал, а на у пра вляющем tBbrxoge ai блока 21 .появляется

«1». Возбуждегнное состояние двух триггеров по цепям входов 6» и 6„, передается на вход

noipoгового каскада 21i (фиг. 4). Поскольку на его входы .поступает более одной «1» (две

«1»), Tо на ед HIHHl÷tíotì IBbixolae порогового каскада .появляется сипнал «1». Так как по цени выхода ai yx«e Iiopai«a «1», то .на выходах схемы совпаде1н11я 23» 1фиг. 4) появляется лгп «ческая «1», которая по цепи входа г» поступает .на управляющий,Bxot цепи преимущества

41. Так .KatK,на и нфо р мац1ио нный вход выходной схемы совпадения 19» проступает «1» с элеме нта памяти 15», то на выходе схемы совпаде«ия 1911, появляется «1», которая по цепи уста нювоч ного входа в» через схему собира(нпя

11» (фиг. 2) блока 1 поступает «а вход схемы совпадения 13». Если за п рещающий сигнал на входе г 1 отсутствует, то лап«ческая «1» с,выходa схемы совпадения 18» поступает на входы tcxetM со впадения 14» и 5». Поскольку ва выходе j (ф|иг. 4) еипнал отсутствует, на выходе схемы соипа де1ния 14» находится «0», а на выходе схемы совпадения 5» — «1» (на второй ее вход поступает вызов), которая через схему ico6«ipat«tHH 712 (фиг. 2) по цепи входа at поступает на вход первой заномв н а1ощей ячейки блошка 22 (фиг. 3), в кото рой ф11ксация !r блокировка прои сходит так же, кa!K I в блоке

21. Так как в этом случае срабатывает только од«|« элемент .памяти, то сигнал «1» присутствует п а 1нулев о м В ых оде ло р о ГОВО ГО каскада

212 и через схему совпадения 24» поступает одновременно на уп ра вляющий вход узла формирова ния выходного оивнала и по цехи входа г1 — íà tBxog схемы совпадения 821 (фланг. 2), ее,второй вход евяза н с единичным выходом элемента, памяти блока 2, который находится в рабочем.со стоянии, «1».

OpHtoiBtpex1etHHo с этим чЕрез схему собирания

25 и схему совпадения 26 (фиг. 4) «1» с выхода схемы совпадения 242 посту пает:на входы одно)вибраторов 27 и 28, при этом одповибратор 27 вырабатываст выход «ой,1нмпульс т, а одновибратор 28 — вспомогательный «мпульс т» причем т )т1. Входной единичный 1нмпульс по цепи 1 поступает иа управлющие входы выход«ых схем совпаде1н«11 14», 12it, ..., «а вторых входах которых находится «1», в результате чего «а выхадах схем сацпаде ния 14» и

12 1, coortBerceByioiIIих 1первому входу, появляются им пульсы. В момент окоича ния прохождения этих 1щп ульсов срабатывает схема сов428576 па дени я 29 (фиг. 4), п осылая «1» на установоч ные входы блоков 21 и 22. Так «а к «1» посту пают IHB вторые вхОды только . уста нов очных схем соипадения 17», 17д (фиг. 3), то в Hicxop,ное сс стоя ни е воаиращаюпся только элементы

naiMHTiH .1б» и .1Бд. На этосом!pa6OTB IpaicIH!pweлителя по обсл улипва нию:вызова,,посту пившего оо первому входу, заканчивается. (П редпоJIBIDBeTcя, что поя влЕния «1» на выходах, ооот ветст вующих 1вызывающему входу, служит ко.мандой для вызова.)

Как только элемент .памяти 15» возвращается в исходное состояние, по роповый ка скад 2I1I выдает.«1» на ненулевой вы ход, поскольиу на его входа только одна «1» (от элемента памяти

16», В результате этого «1» появляется на выходе,схемы ooiainazeiH!HH 2421 (фиг. 4) и по цепя выхода г2 поступает на входы схем совпаден ия 9», ..., 9,, (фиг. 2). Так как «1» поСтУПаЕт TOJIblKQ Íà IH!HOOP!MBUHOIHHbIH ВХОД СХЕмы 9,, (IHO цепи входа в,, ), то и появляегся она только IHa выходе схемы совпадения 9»,, а затем поступает через, схему соби|раоия 7«, на

Дальнсей шая работа устройства аналогична вышеописанной. По окончании выходного имвхсд блока 2,, в котором срабатывает элемент пам:яти. пульса, появившегося на выходах схем совпаден ия 14 «, и И,, ооотвействукацих второму возбуждейнс1му laxly р, элементы па мяти 1б,, вовдращаюпся в исходное состояние, la реаультате чего снимается блокировка входов za«в блак е 2ь так я в:.блоке 2>. Уетрюйдтво готсвс к обслуживанию. следукмцих вызовов.

Ес,чп в блоках 2 и 22 зафи«си рова!н только один вызов, то,ра(бота распределителя происходит а иалопично вышеоииЬааной работе раоирщелителя при обслуживании вызова по входу р.

Если же в блоке,щрием а 21 или 22 за фи1ссировано более двух вызовов, то ра сиредели тель ,рабопает а налопич но ка к при Heipexiolae блоков

ИРИЕМа В ИСХОД«ИОЕ aOICTOHIH!He.

Вол и в блоке 2> зафи исирова н один вызовов, а в блоке 22 — два или более, то элеменч пам.яти блока 2» который нахщ итоя а рабочем состоянии, aoeIBparuaeTloH в Hioxoialaoe состоя(ние тольио IHoicJ1e топо, .ка к обслуживаются аее вызовы,,зафиксирова нные- блоком 22.

Для яредопираще ния уста ноики в идходнос сдстовиие элемента па мяти блока 21 в блоке управления п редусмщрены схемы соип-а@ения

80 и 81 (фиг. 4). Если |пороговый каака д 21, фиксируеп только.один вызов, а .пороговый,каскад 212 фиксирует более чем один Iabuoa, то на выходе схемы ссападения 8I, соединенной со входом схемы соипадения 80, появляепся запрещаюш ий IOHIHHBJ1, не;позволяющий у станавливать в исходное состояние элементы па мяти блока 2I (по цепи входа 6I). В момент, когда пороговый .ка скад 212 зафиксирует налич ие тольио одного элемента:па мяти в рабочем icoстояниями,, этот за1прещающий сигнал сн имаежя и цри проявлении QGTBIHOIBOI%4oH «1» на выходе схемы ссипа(дения 29;по цепи входа б1 произойдет установка в и|сходное состоя ние элементов памяти блока 2I.

П редiMет IHз ooip ете нiHiя

1. Распределитель вызо)вов по дв ухкоординатной схеме, содержащий блок подключения распределителя, свизаиный с цепями преи мущества и блоком yaipalaл енкя, отличающийся

1р тем, что, с целью уменьшЕния поМех íà выходах распределителя и ссщращен ия времени по. иска вызывающего входа в,пруп пе однов ре ме нЕо вызывающ их входов, ppjHIIIIbI лифор ма ционных и установочных,выходов блока подключе15 ния распределителя, за1иреплеиные за каждой из KoclpgIHIHaт, подсоединены ICOIOTIaeTicTIaelHIHO к

Hнформациоиным и уста новоч ным входа м дополяителыно IalseI+eIHIHbIx блоков цриема ияформа ции первой и итс рой координат, ненулевые»

20 abIXoI 1bI HIOTOpbhx Iooe+HIHeIHbI C COOTIaeTICTlagfQIIllH ми « ненулевыми» входами цепей,преимущества, «единичные» входы каждой!HIB IHIoroipbix па раллельно подключены к «еди ни|иным» выходам связали ного с даиной цепью лреим|ущеспва бло25 ка приема, а таиже к ооотвепствующей пруипе информaIH!BQHIHbhx входов блока управления и пер вой пруипе ин формационяых входов блока подключения 1расиределителя, п р.и:этом цепи преимущества первой коорданаты соедвнены зО со второй вруипой инфор!мационных входов блока псдключения, а,выходы цепя п реи мущества arrqpoH коорд и наты параллельно подкл,ючаны,к третьей пруипе информационных входов блошка подключения и к третьей пруп пе инз5- формационных входов блока управления, запрещающий выход которого соединен,с запрещающим,входом блокадам подключения 1paоnpeделителя, а каждый иа gsyx разрешающих выходов блока управления соединен с .разреша1ющим входом соопветствующей цепи прсимущества, причем каждый из двух установочных и управляющих выходов ооеди нены е уста новоч ньвии IH управляющими,входами соответствующего блока приема; уяравля1о щие выходы

45 блока уаравления,подключены к блоку подключения ра спределителя, куда также подсоеди нены разрешающие выходы, блока уцравлен,и.я.

2. Ра сп ределитель выэовов по п. 1, отличаю5о щийся тем, что блсйс управления содержит два пороговых ка!скада, две па<ры выходных схем совпадения и узел фо рми рова ния выходных сигналов, соединенные между собой таки|м образом, что входы обоих пороговых каскадов

55 обращчот лервую и вторую груипы информацион ных входов:блока управления,,:прямой и и нверсный выходы каждого ив по роговых каскадов связанны с первым входом соответствующей выходной схемы совпадения, вторые входы

60 кааидой пары вых<одных IcxeM !совпадения запа раллелены .и являются первым и вторым уп ра вляемыми входа ми блока управления, выходы этих пар образуют птервые и вторые,упра вляющие выходы блока управления; нуле65 вой:выход второго порогового каскада через

428576

Входа выходи(ую схему,сов(па(дения, <свя(з а(н(н(ую с разрешающи(м (выходом, соеди(нен с пе(рвым входом узла форми(р(ова(ния выходных оипналов, первый (выход которого является третьим упра(вляющи(м выходом блока уп(равлеаия, второй выход я(вляетвя BmolpbIM уста|новочны(м выходом блока управления, а также (под(ключен к за(п(рещающему вхо(ду схемы (oo(BIIIBIIIe(HIHH, другой вход которой (свя(за(н Ic (первьпм у(п(равл(яющи(м,входом;блок а у1п(равления, а выход схемы сов(па(дения являет(ся за(прещающим выходом блока управления (и подключен к инфо р(мацион(ному вх(оду,схемы (сов(па(дения, выход кото(рой я(вляется первым уста(новоч(ным выходо(м блока уп(равлен(ия, а за(п(реща|ощий вход которой че(рез (схем(у совпадения овя(зан с (и(ивер(сным выходом первого IIo(porc!H(o(ro каскада, и с пря(мым выходом (вто(рого (порогового каскада, при этом второй вход узла ф(ормироваяия выходных (оипналов сое(ди(нен с выходом (схемы со6kpalHIHIH,,входы которой являются (претьей груп(п(ой и(и формационных входов блока управлени я.

3. Ра(оп(ределитель вызовов (по и. 1, отличаюи1ийся тем, что, цепи п(реимущества первой и вто(рой (коорди(нап вы(пол(невы в в(и(де последовательного соед(и(пения п; (i =1,2; и=1,2, ...)

IIap,äâóõâõîäoâûõ схем:совпаден(ия (из (выход;ной и управляющей (схем (оо(в(падений), имеюш(их общий вход, овява(н(ный Ic выходо(м (п(редыдущей,уп(равляющей,схемы сов(паде(и(ия, п(ри этом управляемый вход первой (по порядиу пары (схем (со(в(падений являе(пся уп(равляемым входом, цепи ливреям(ущества, дру(пие входы всех п выходных схем совпадений я(вляются «едини вны(ми» входа(ми цепи преи(м(ущества, а другие входы всех n — 1 управляющих схем совпадений являются «нулевыми» входами цепи пренм(ущества, а выходы всех выходных схем совпадений об(разуют выхо(ды цепи п(реимуще10 сна.

4. Распределитель вызовов по п. 1, отличаюи1ийся те(м, лто ка(ждый:из блоков приема и нфор(мац(ии со(стоит из и; (i=1,2; и=1,2, ...) ,запоMIHHBIOIUJHx ячеек и общей для всех ячеек

15 и-(входовой (схемы сов(падения, п(ри(чем (инфо(рмаци(о(н(ные:входы входных и уставовочные входы уста(новочных двух(вх(одовых схем совпаден(ий всех п-запоминающих ячеек образуют соопветс(твенно и нформа(цио(н(ные и уста(новоч20 ные (входы блока (приема и(н(форма(ц(и(и, «еди(ничные» и «(нулевые» выходы всех и-эа(пом(ив(ающ(их ячеек образуют соответственно «единичные» и «(нулевые» выходы блока (п(р(ие(ма и(нформаци(и, при этом «нулевые» выходы (парал25 лелыно заведены также на и-входовую схему сов(пад е(ния, выход (которой па(раллелыно додсоеди(нен к и(нверто(ру и к другим входам (в(сех п-входных схем совпадений, а другие входы уста(новочных схем (сов(п(а(девий эа(параллелены

IH образуют упра(вляемый вход блока приема и(нфо(рм аци(и.

428576 Риг 4

Составитель Н, Герасимова

Техред Т. Курилко

Редактор Т. Морозова

Корректор Н, Аук

Заказ 5021

Изд. № 1602 Тираж б78

ЦНИИПИ Государственного козгптега Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Обл. тип. Костромского управления издательств, полиграфии fl книжной торговли