Устройство для диагностического контроляпроцессора

Устройство для диагностического контроляпроцессора

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1111 432502

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 29.03.72 (21) 1764789/18-24 (51) М. Кл. G 06f 11 00 с присоединением заявки №

Госудврственнв1й комитет

Совета Министров СССР оо делам нвооретенкй и открв1ткй (32) Приоритет

Опубликовано 15.06.74. Бюллетень № 22 с

Дата опубликования описания 31.10.74 (53) УДК 681.326.3 (0ss.s) (73) (72) Авторы изобретения

В. М. Долкарт, Ю. М. Евдолюк, М. М. Каневский, Г. Х, Новик и В. Н. Степанов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИЧЕСКОГО КОНТРОЛЯ

ПРОЦЕССОРА

Изобретение относится к вычислительной технике и, в частности, к организации диагностического контроля при неустойчивых отказах.

Известны устройства для диагностического 5 контроля процессора, содержащие блок операций, блок управления, блок сопряжения, блок прерывания, блок контроля, блок повторения микрокоманд, регистр отказов, диагностический блок. 10

Недостатком известных устройств для диагностического контроля процессора являются трудности диагностирования неустойчивых отказов. целью изобретения является "îêðàùåíèå 15 оборудования путем локализации ооласти неустойчивых отказов.

Сущность изобретения заключается в том, что в устройство введен регистр неустойчивых отказов, выходы которого соединены соогвет- 20 ственно с первым выходом блока повторения микрокоманд и с третьим выходом блока управления; выход регистра неустойчивых отказов подключен к третьему входу блока операций, третий выход блока повторения микро- 25 команд соединен с третьим входом блока управления.

На чертеже представлена схема предлагаемого устройства: блок операций 1, блок управления 2, блок сопряжения 3, блок кон- 30

2 троля 4. регистр отказов 5, блок 6 повторения микрокоманд. регистр 7 неустойчивых отказов, блок прерывания 8. блок диагностики 9.

Обработка информации производится в блоке операций 1 процессора под управлением блока управления 2. Связь с оперативной памятью и внешними устройствами производится с помощью блока сопряжения 3.

Функционирование блока 1 и блока управления 2 проверяется блоком контроля 4, который при наличии сбоев фиксирует n в регистре отказов 5, каждьш разряд когорого запоминает определенный вид сбоя.

При фиксации сбоя блок контроля 4 залскаст блок 6 повторения микроком ln!1Ä 1;01 орьш запускает в блоке управлеьп1я 2 повторное выполнение микроком анды. в которой был обнаружен сбой. Если при повторном выполнении мпкрокоманды блок ко1ггроля 4 не обнаруживает сбоя, то олск 6 передает содержимое регистра отказов 5 в регистр 7 неустойчивых отказов, гасит регистр on-азов 5 и возбуждает блок прерывания 8.

При этом блок управления 2 продолжает нормальное выполнение команды. Блок прерывания 8 после окончания выполнения текущей команды прерывает нормальную последовательность, сообщая операционной системс о наличии неустойчивого отказа.

432502

Предмет изобретения

Составитель А. Жеренов

Техред Л. Богданова

Корректор А. Дзесова

Редактор О. Нанкина

Заказ 2917/5 Изд. № 1738 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва,,гК-35, Раушская наб., д. 415

Типография, пр. Сапунова, 2

Б зависимости от стет!ени вмкности решаемоп зада lи 01!Орациоппая система .10>нет г О разному реагировать па данный сигнал !1рерывапия. Если получение результата текущей задачи может 0b!T задержано, TG o.!ерацион- 5 ная система перекл1очается в режим дпагно сти:,,:. Если —:е ..";-ие -.скущей задачи не но>нет быть прервано, то о!cpa!!Hонная система запоминает состояние регистра 7 .неустойчивых о ка"-ов и переходит и дальнейшему решению 10 задачи.

Б случае обнаружения сбоя блоком контроля 4 при повторном выполнении микрокоманды блок 6 включает бло" диагностики 9, который блокирует текущее выполнение коман- 15 ды В блоке управления 2 и переходит на основе состояния регистра отказов 5 к выработке сти;;улирующих воздействий и исследовани!О реакций для локализации .„еста отказа.

Устройство для диагностического контроля процессора, содержащее блок управления, 25

6JIoK Огераций, соединспныc с блоком collpHже гия и блоком кo!ITpo;IH, первый выход коTO Р 0 Г О и ОД:(Л 10 Ч 011 К 1! С Р П О s! " II ОД y P С l I C T Р а о п(азов, H орой выход — к первому входу

0 ;0!(2 повч орегп!я IKpÎKQ.,! анд, пер вь!й выход которого соединен со входом блока пре;.ыва!1и» и в-,срым вхо1т регистра отказов, гторой ив!ход — со входом блока диагностивыход блока прерываний и олока диагностики подключены соответственно к первому и второ.,(у входам Йлот(а управления, 11срBilli, вгopoI! и третий выходы которо; О соединены соответственно с первым входо;1 блока

О!!ераций, со BTop6I!I входом блока повторения микрокоманд и с третьим входом регистра отказов, выход îòîðîãî подключен ко второму входу блока операций, отличающееся тем, что, с целью сокра1цения ооорудования, о!0 содержит регистр неустойчивых отказов, выходы которого соединены соответственно с первым выходом блока повторения микрокоманд и с третьим выходом блока управления, выход регистра неустойчивых отказов подключен к третьему входу блока операций, третий выход блока повторения микрокоманд соединен с третьим входом блока управления.