Устройство управления делителем

Устройство управления делителем

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 4зив46

ИЗОВРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву» (22) Заявлено 10.03.72(21) 1758386/26-9 с присоединением заявки ¹ —(51) М. Кл, Н 04 L 7/08

Гасударственный «сметет

Саввта Министров СССР во делам изобретений и открытий (231 Приоритет

Опубликовано 25,06.74.Бюллетень ¹23 (53) УДК 621.394.625 (088. 8) Дата опубликования описания 15.09.75 (72) Автор изобретения

В. И. Новиков (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЕНИЯ ДЕЛИТЕЛЕМ

Изобретение относится к телеграфной технике и технике передачи данных.

Известное устройство управлении делителя, содержащее управляемый делитель, характеризуется низкой надежностью рабо ты и возиожностые ложного фаэирования.

11ель изобретения повыщецие надежности работы при исклю фттитт возможности, ложного фазирования.

Это достигается TeM "ITG единичный установочный вход каждого разряда управ-, ляемого делителя, кроме старшего, соединен с помошью схемы сборки, как через первую схему совпадения каждого раэртда и схему инвертора этого разряда, так и через вторую схему совпадения того же .разряда с одним из входов для сигналов величины рассогласования фаэ, второй вход первой схелты совпадения каждого разряда и пулевой вход старшего разряда управляемого делителя соединены с выходом схемы совпадения на три входа, а второй вход другой схемы совпадения каждого

:разряда соединен с выходом первой схемы совпаденття на два входа, единичный установочный вход первого разряда соединен с помошью схемы сборки этого разряда также и с выходом другой схемы совпа« дения на два входа, второй вход которой б соединен с одним плечом триггера, а первый вход вместе с первыми входами друrofi схемы совпадений на два входа и схелсы совпадения на три входа через элемент задержки, подсоединен к единичному

10 .входу триггера, а через другой элемент задержки — к первому выходу управляемого делителя, второй выход которого соединен с нулевым входол триггера, другое плечо триггера соединено с третьим

1б входом схемы совпадения на три входа, второй вход первой схемы совпадения на два входа и схемы совпадения на три входа соединены со входами пля сигналов знака рассогласования фаз.

На фиг. 1 представлена блок-схема предлагаемого устройства управления де.штелем; на фиг. 2 - временные дпаграмлты его работы.

433646

Устройство ссдержит: унравпяемый д>с> питель 1.," схему- 2 сборки; схему 3 совпадения; схему иивергора 4; схел..у 5 совпадения на каждый разряд делителя, кроме старшего, схему 6 совпадения на три вхс да; схемы 7,8 совпадения; триггер 9; элел.енты 10 и 11 задержки.

Вход тактовой серии импульсов соединен со входом управляемого делителя

1 первый выход которого соединен со входом элемента 11 задержки, а второй выход—

>с нулевым входом триггера 9. Выход элемента 11 задержки соединен со входом элемента 10 задержки и с первыми входами схем 6,7 и 8 совпадения, а выход элемента 10 задержки - с единичным вхо дом триггера 9, один выход которого соединен с третьим входом схемы 6 совпадения на три входа, а другой - со вторым входом схемы 8 совпадения на два входа.

Второй вход схемы 6 совпадения на три входа соединен со входом, на который по.дается сигнал "Опережения", а второй вход схемы 7 совпадения на два входа— со входом, на который подается сигнал

"Отставания .

Каждый вход из группы входов, на которые подается код величины рассогласования фаз, подсоединен ко входу инвертс>ра 4 и ко входу схемы 5 совпадения. Выход инвертора 4 соединен со входом схемы 3 совпадения, второй вход схемы 5 совпадения - с выходом схемы 7 совпадю» ния на два входа, а второй вход схем.ы 3 совпадения и нулевой установочный вход последнего разряда управляемого делителя

1 с >едипены с выходом схемы 6 совпадения па >Г>и входа. Выходы схем 3 и 5 совпадения соединены со входами схемы

2 сборки, и выход flooJIeдией - с единичным ус га»овочныл> вхоцом соответствуюц(егo»» >1>ядп у»рав>иел>с>го делителя 1.

Третий вх;>д с.хемы 2 сборки первого разряда с >единен с выходом с.хеллы 8 совпадения на два входа. Первый вых:>д управляелп>г» делителя 1 HBJIHe 1 c. ÿ счетным входс» i с:I àpøe! î ра.>ряда, а второй выходвыход нл сTp06 Hwn) Jn. ñoÂ, 10

Эи>оры (см.фиг.2 ) соответствуют раб»-. те устройства с коэффициентом деления де.>ителя, равны л 16. Эиюры д,е,ж,з,и, K л,м,и,о поясняют работу устройства при наличии рассогласования фаз в сторону опережения, а эпюры п,p,с,т,у,ф,х,u,÷,ø поясняют работу устройства при наличии рассогласования фаз в сторону отставания Величина рассогласования фазы в обоих .случаях взята одинаковой и равна трем 60

4 пе1>иодам частоты с»едена>ч»» ii .>и >».ссо»

:.а вход управляемого де>шгепя (3 1/1=)

:I.10- двоичный код величины рассогпасс вания, равной 3 1/1:.

Тактовая серия импульсов поступает на вход делителя 1 с коэффициентом деления Щ (эпюра а), По мере поступления этих импульсов состояние управляемого делителя 1 изл еняется (состояния 1,2, 3,4 разрядов управляемого делителя 1 показаны соответственно эпюрами е,ж,з, и,р,с,т,у). При поступлении импульсов в количестве, равном 1/2 И (8 ил>пульсов), устанавливается состояние управляемого делителя 0001, а на первол> его выходе появляется сигнал (эпюры к,ф). При опережении строб-импульса по фазе на пер вом выходе управляемого делителя 1 за цикл работы его сигнал появится два раза (эпюра к). По первому сигналу срабатывает схема 6 совпадения на три входа (эпюра м), и на единичные установочные входы разрядов управляемого делителя че-, рез схемы инверторов 4> схемы 3 совпадения, схемы 2 сборок поступают сигналы обратного кода величины фазового рассогласования,,т,е. установочный сигнал поступит только по третьему разряду (эпюра н ). Так как старший разряд при этом устанавливается в нулевое состояние, то, по мере дальнейшего поступления импульсов на вход управляемого делителя 1, вновь установится состояние 0001 и на втором выходе управляемого делителя появится второй сигнал. По этому сигналу срабатывает схема 8 совпадения на два входа, и младший разряд управляемого делителя установится в единичное состояние. Этой установкой учитывается погрешность в к.>ррекции фазы ири первой установке управляемого делителя 1 °

Триг> ер 9 раз1>е.пает срабатывание схем 6 и Я совпадения один раз за цикл работы управляемого делителя, а также устанавливает очередность срабатывания этих схел»-. >впадения. Триггер 9 взводигся сигналом, поступив!!1е>л! с и> .рв< l c. вхс,да управ>>немого дели> еля 1 через элел>е>пы l < ) и 1 1:çe>leðæêè, а сбрасывается сигнапс>м со вторси о выхода уираьпяе>,юг о пепи>епя 1 (э>поры и, х). Величина задержки элел>вита 1.1. должна соот ветс > вовать окс>нчанию переходных процессов в делителе 1, а элемента 10 — надежному срабатыванию схем 6 и 8 совпадения.

При наличии отставания строб-импульса по фазе срабатывает схема 7 совпадения (эпюра ц), и на единичные установочные

;входы управляемого делителя 1 через

433646 схемы 5 совпадений и схемы 2 сборок поступают сигналы величины фазового рассогласования в прямом коде. При этом сигналы появятся на установочных входах первого и второго разряда {эпюры ч,ш).

Из изложенного видно, что коррекция при отставании строб-импульса по фазе осушествляется установкой состояния управляемого делителя 1, которое является результатом суммирования двоичной комби- щ нации, соответствуюшей поступлению на вход делителя импульсов в количестве, равном 1/2, с двоичной комбинацией величины фазового рассогласования, а при опережении - результатом вычитания, причем 15 результат вычитания получается двумя установками управляемого делителя.

Предмет изобретения рр

Устройство управления делителем, содержашее управляемый делитель, о.т л ич а ю ш е е с я тем, что, с целью повышения надежности работы при исключении воэможности ложного фазирования, единичный установочный вход каждого разряда управляемого делителя, кроме старшего, соединен с помошью схемы сборки, как через первую схему совпадения каждого разряда и схему инвертора этого разряда, так и через вторую схему совпадения того же разряда с одним иэ входов для сигналов величины рассогласования фаз, второй вход первой схемы совпадения каждого разряда и нулевой вход старшего разряда управляемого делителя соединены с выходом схемы совпадения на три входа,- а второй вход другой схемы совпадения каждого разряда соединен с выходом первой схемы совпадения на два входа, единичный установочный вход первого разряда соединен с помошью схемы сборки этого разряда также и с выходом другой схемы совпадения на два входа, второй вход которой соединен с одним плечом триггера, а первый вход вместе с первыми входами другой схемы совпадения на два входа и схвмы совпадения на три входа через 9Bf.lëåêò задержки подсоединен к единичному входу триггера, а через другой элемент задерж ки — к первому выходу управляемого делителя, второй выход которого соединец с нулевым входом триггера, другое плечо триггера соединено с третьим входом схемы совпадения на три входа, второй вход первой схемы совпадения на два входа и . схемы совпадения на три входа соединены

1 со входами для сигналов знака рассогласования фаэ.