Псевдослучайный преобразователь

Псевдослучайный преобразователь

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (It1 437062

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистииеских

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 19.01.73 (21I) 1879880/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.07.74. Бюллетень № 27

Дата опубликования описания 15.01.75 (51) М. Кл, 6 06f 1/02

Гасудщственный квинтет

Савета Министрав СССР иа делам изааретений и нткрытий (53) УДК 681.3(088.8) (72) Авторы изобретения

А. М. Мелик-Шахназаров, Е. H. Браго и А. С. Брязгин

Московский ордена Трудового Красного Знамени институт нефтехимической и газовой промышленности им. И. М. Губкина (71) Заявитель (54) ПСЕВДОСЛУЧАЙНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике и может найти применение при моделировании случайных процессов.

Известны устройства, использующие последовательности псевдослучайных чисел в качестве адресов оперативного запоминающего устройства. В этих устройствах используется регистр-преобразователь с сумматорами по модулю «2» в цепи обратной связи, соединенными с некоторыми ячейками регистра, причем выбор этих ячеек определяет вид образующего полинома. Содержимое регистра-преобразователя впоследствии рассматривается как адрес некоторой ячейки памяти путем пересылки этого содержимого со сдвигового регистра на регистр адреса. Сам преобразуемый сигнал записывается на регистр числа и запоминается впоследствии в памяти по адресу, определяемому содержимым регистра адреса.

Однако отсутствие возможности регистрировагь количество наложений, т. е. случаев выработки одинаковых адресов разными входными величинами при различных схемах соединений сумматоров по модулю «2» с ячейками регистра преобразователя снижаег его точность.

Цель изобретения — повышение точности работы преобразователя. Для ее осуществления преобразователь содержит блок сравнения кодов, входы которого соединены с соответствующими выходами оперативного запоминающего устройства и входного регистра, генератор одиночного импульса, вход которого подключен к выходу блока сравнения кодов, счетчик числа наложений, счетный вход которого соединен с выходом генератора одиночного импульса, а сбрасывающий вход — с выходом генератора тактовых импульсов, и блок

10 регистрации, разрядные входы которого подключены к разрядным выходам счетчика числа наложений соответственно.

На чертеже приведена блок-схема устройства. Она содержит входной регистр 1, ре15 гистр-преобразователь 2, блок 3 сравнения кодов, оперативное запоминающее устройство 4, блок 5 сумматоров по модулю «2», генератор б одиночных импульсов, счетчик 7 числа наложений, блок 8 регистрации, коммутатор 9, 20 генератор 10 пачки импульсов и генератор 11 тактовых импульсов.

Выходы входного регистра 1 соединены с входами регистра-преобразователя 2 соответственно. Первая группа выходов регистра25 преобразователя подключена к первой группе входов коммутатора 9, вторая группа входов которого соединена с соответствующими выходами сумматора 5 по модулю «2». Вторая группа выходов регистра-преобразовате30 ля подключена к соответствующим входам

437062 оперативного запоминающего устройства 4, выходы которого соединены с первой группой входов блока 3 сравнения кодов, вторая группая входов которой соединена с выходами входного регистра 1 соответственно. Выход блока сравнения кодов 3 подключен к входу генератора 6 одиночного импульса, выход которого соединен со счетным входом счетчика 7 числа наложений, выходы которого соединены с разрядными входами блока рсгистра- 10 цин соответственно. Выход генератора 11 тактовых импульсов соединен со сбрасывающим входом счетчика 7 числа наложения, с тактовыми входами входного регистра 1 и коммутатора 9 и с входом генератора 10 пач- 15 ки импульсов, выход которого подключен к сдвпгающему входу регистра преобразователя 2.

Псевдослучайный преобразователь работает следующи > образом.

Входные детерминированные сигналы разрядности Л записываются во входной регистр

1, пз которого поступают в регистр-пре )бразователь 2 разрядности М, и блок 3 сравнения.

Передача осуществляется по сигналу с выхо- 25 да генератора 11 тактовых импульсов. Величина Л выбирается в соответствии со следующи: условием V(M(2A . t, "Gp".çñâàííûé сигнал из регистра-преобори ."к ? ереносится на адресный регистр 50

311 "мина ощего устройства 4. . -. ся...г ."пе.ного регистра декодируется в р: - .цре-.ной ячейки, содержимое которой в . -. и я на числовой регистр оперативного с»..ш:.ющего устройства 4. При неравен- 55 стае двух поступающих в блок 3 сигналов они аегся сигнал, воздействующий на генератор 6 одиночных импульсов. Состояние счетчика 7 регистрируется в блоке 8 регистрации.

По сигналу с выхода генератора 11 такто- 40 вых импульсов входные сигналы, заполненные. во входном регистре 1, переписываются в регистр-преобразователь 2 и блок 3 сравнения кодов. Этим же сигналом осуществляется установка в нуль счетчика 7 числа наложений 45 и запуск генератора 11 пачки импульсов с количеством импульсов в пачке, равном М.

Сдвиг содержимого регистра-преобразователя

2 осуществляется в такт каждой элементарноп посылки из этой пачки, а последним им- 50 пульсом из пачки преобразованный сигнал переписывается на адресный регистр оперативного запоминающего устройства 4. Содержимое памяти по данному адресу с числового регистра поступает в блок 3 и при неравенстве 55 его преобразуемому сигналу вырабатывае гся сигнал запуска гечератора 6 одиночных импульсов. Счетчик 7 подсчитывает число поступлений импульсов от генератора 6 и сбрасывается в нуль следующим импульсом от генератора 11 тактовых импульсов, состояние этого счетчика запоминается в блоке регистрации 8. При каждом такте сбрасывания генерапгора 11 тактовых импульсов происходит срабатывание коммутатора 9, осуществляюгцс -о перекоммутацию соединений блока сумматоров по модулю «2» с ячейками регистра преобр ",îâàòåëÿ 2, меняющее вид образу.ющего полинома регистра-преобразователя

2. В процессе работы в блоке 8 регистрации регистрируется количество случаев выработки одинаковых адресов разными входными величинами для различных полино IQB регистрапреобразователя 2, причем минимальное содержимое блока регистрации является кригерием наилучшего выбора вида образующего полинома для конкретных распределений входных величии.

Предмет изобретения

Псевдослучайный преобразователь, содержащий коммутатор, входы которого соединены с соответствующими выходами блока сумматоров по модулю «2» и с первой группой выходов регистра-преобразователя, вторая группа выходов которого подключена к соответствующим входам оперативного запоминающего устройства, а входы — к разрядным выходам входного регистра, тактовый вход которого соединен с тактовым входом коммутатора, с выходом генератора тактовых импульсов и со входом генератора пачки импульсов, выход которого подключен к сдвигающему входу регистра-преобразователя, о т л ич а ю шийся тем, что, с целью повышения точности работы преобразователя, он содержит блок сравнения кодов. входы которого соединены с соответствующими выходами оперативного запоминающего устройства и входного регистра, генератор одиночного импульса, вход которого подключен к выходу блока сравнения кодов, счетчик числа наложений, счетный вход которого соединен с выходом генератора одиночного импульса, а сбрасывающий вход — с выходом генератора тактовых импульсов, и блок регистрации, разрядные входы которого подключены к разрядным выходам счетчика числа наложений соответственно.

437062

Составитель А. Карасов

Тсхрсд А. Дроздова

1(оррсктор В. Брыксина

Редактор Е. Гончар

Типография, пр. Сапунова, 2

Заказ 3474/2 Изд, Х. 89 Тирани 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская паб., д. 4/5