Аналого-цифровой преобразователь с цифровой коррекцией нуля

Аналого-цифровой преобразователь с цифровой коррекцией нуля

Иллюстрации

Показать все

Реферат

 

знал

Хн хч- .:СНАЯ а ЫБА

О П Е

ИЗОБРЕТЕНИЯ (ii) 4372l7

Союз Советских

Социалистических

Республик

К ABTQPCNObAY СВИДНЕЛЬСтВЬ (61) Зависимое от авт. свидетельства (22) Заявлено 19.04.72 (21) 1774688/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 25.07.74. Бюллетень ¹ 27

Дата опубликования описания 30.12.74 (51) Ч. Кл, Н 03k 13/17

Гасударствеииый камите

Саветв Миниатрав СССР аа делам изабретеиий и аткрытий (53) УДК 681.325(088,8) (72) Автор изобретения

A. И. Фендриков

Опытно-конструкторское бюро геофизического приборостроения (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ Й РЕОБРАЗОВАТЕЛ Ь

С ЦИФРОВОЙ КОРРЕКЦИЕЙ НУЛЯ

Изобретение относится к вычислительной гехнике и может быть использовано в устройcDBax, в которых осуществляется .преобразование аналоговых сигналов в цифровую форму.

Известно устройство для преобразования аналог-код с цифровой автокоррекцией нуля, содержащее входной коммутатор, схему сравнения, первый вход которой подключен к источнику преобразуемого напряжения, а второй к выходу декодирующего преобразователя, входы которого через блок вентилей подключены ко входам первого регистра.

Выход первого регистра соединен с первым входом сум матора, второй вход которого соединен с выходом второго регистра, а выход соединен со входом второго реги стра, управляющие входы второго регистра подключены к выходам блока формирования кода, первый вход которого соединен с третьим выходом блока программы и синхронизации, пер вый вход которого соединен с управляющими входами блока вентилей и первого регистра.

Однако известный преобразователь имеет недостаточную точность, обусловленную применением одной .схемы сравнения и вход ного коммутатора в условиях повышенных температур ных полей.

Целью изобретения является повышение точности преобразователя.

Для этого в преобразователь введены дополнительная схема сра внения, второй вход которой подключен к источнику преобразуемого, напряжения, а первый — к декодирующему преобразователю, схема «ИЛИ», первый вход которой соединен с выходом схемы сравнения, а второй — с выходом дополнительной схемы сравнения, а выход соединен со вторым входом блока формирования кода, 10 блок элементов коммутации, входы которого соединены с выходами второго регистра, управляющий вход соединен со вторым выходом блока программы и синхронизации, а выходы подключены ко входам двкодирующего пре15 образователя, и делитель выходного кода, вход которого подключен к сумматору.

На чертеже приведена функциональная блок-схема преобразователя.

Аналого-цифровой преобразователь с циф20 ровой коррекцией, нуля содержит блок программы и синхронизации 1, блок формирования кода 2, на первый вход которого поступают сигналы управления от блока 1, а на второй — через схему «ИЛИ» 3 сигналы с

25 выходов основной и дополнительной схем сравнений 4, 5. Выходы блока формирования кода 2 присоединены ко второму регистру 6.

Декодирующий преобразователь 7 каждым своим входом подсоединен через элемент ком30 мутации 8 к прямому либо инверсному выхо437217

65 ду соответствующего разряда регистра 6, кроме того, каждый вход декодирующего преобразователя 7 соединен через блок вентилей

9 с соответсгвующим входом первого регистра памяти 10. Управление работой элементами коммутации 8, блока вентилей 9 и регистра 10 производится сигналами соответственно со второго и первого выходов блока 1. Выход декодирующего преобразователя 7 соединен с первым, входом схемы сравнения 5 и вторым входом схемы сравнения 4. Второй и первый входы схем сравнения 5 и 4 подключены к источнику преобразуемого напряжения U„..

Такое подключение схем сравнения обеспечивает схеме 4 выработку управляющего сигнала .в течение пер ваго цикла, а схеме 5 — в течение второго цикла работы устройства.

Выходы регистров 6, 10 подсоединены к сумматору 11, выход которого соединен со входами регистра б и делителя выходного «ода 12.

Преобразователь работает следующи м образом.

В исходном состоя ни и регистр 10 и регистр блока 2 находятся в состоянии «О», а элеменrbI коммутации 8 .в положении, при котором входы декодирующего преобразователя 7 годсоединены к прямым выходам соответствующих разрядов регистра б. В течение первого цикла в блоке 2 формируется цифровой эквивалент преобразуемого напряжения. В процессе формирования на выходе декодирующего преобразователя 7 образуется ступенчато нарастающее на пряжение вследствие указанного способа подсоединения декодирующего преобразователя к регистру 6.

Преобразуемое напряжение U, и выходное на пряжение декодирующего преобразователя

7 в течение первого цикла сравниваются при помощи схемы сравнения 4, выходные сигналы которой используются для формирования кода. По окончании первого цикла под действием импульса записи, поступаю щего на блок вентилей 9, результат зондирования .преобразуемого на пряжения нарастающим напряжением с выхода декодирующего преобразователя 7 из регистра блока 2 переписывается в первый регистр 10. В течение второго цикла у правляющими сигналами из блока 1 регистр блока формирования кода 2 устанавливается в исходное состоя ние «О», а элементы коммутации 8,переводятся в положение, при котором входы декодирующего преобразователя 7 подсоединяются к инверсным выходам соответствующих разрядов регистра 6. Та кое подключение входов декодирующего преобразователя 7 приводит к тому, что при формировании кода на его выходе образуется сту пенчато:падающее напряжение.

Преобразуемое напряжение У„и выходное напряжение декодирующего преобразователя

7 в течение второго цикла сравниваются при помощи схемы сравнения 5, выходные сигналы которой иопользуются для формирования кода. По окончании второго цикла в регистре

6 оказывается записанным результат зондирования преобразуемого напряжения UÄ< падающим напряжением с выхода декодирующего преобразователя.

В течение третьего цикла осуществляется выборка кодов из регистров 6 и 10, их.суммирование при помощи сумматора 11 и деление результата суммирования IIa два при помощи делителя 12. При этом на выходе сумматора 11 формируется удвоенный цифровой эк вивалент преобразуемого напряжения U„, а на выходе делителя 12 формируется код преобразуемого напряжения U,. Благодаря тому, что погрешности преобразования, обусловленные дрейфом нуля схем сравнения 4 и 5, входят в результаты первого и второго зондирования с противоположными знаками, то при образовании цифрового эквивалента они .компенсируются. По окончании третьего цикла преобразователь устанавливается в исходное состояние и процесс аналого-цифрового преобразования повторяется.

Таким образом, в результате введения вустройство дополнительной схемы сравнения, временные и температурные нестабильности которой идентичны аналогичным параметрам основной схемы сравнения, повышается точность и расширяются функциональные возможности устройства за счет обеспечения возможности быстрого кодирования аналоговых сигналов от высокоомных датчиков.

Предмет изобретения

Аналого-цифровой преобразователь с цифровой коррекцией нуля, содержащий схему сравнения, пер вый вход которой подключен к источнику .преобразуемого напряжения, а второй — к выходу декодирующего преобразователя, входы которого через блок вентилей подключены ко входам первого регистра, выход которого соединен с первым входом,сумматора, второй вход которого соединен с IBIIxopом второго регистра, а выход соединен со входом второго регистра, управляющие входы которого подключены к выходам блока формирования кода, первый вход которого соединен с третьим выходом блока .программы и синхронизации, первый, выход которого соедияен с управляющими входами блока вентилей и первого регистра, отличающийся твм, что, с целью, повышения точности работы преобразовагеля, в него введены даполнительная схема сравнения, второй вход которой подключен к источнику преобразуемого напряжения, а первый — к декодирующему преобразователю, схема «ИЛИ», первый вход которой соединен с выходом схемы сравнения, а второй — с выходом дополнительной схемы сравнения, а выход соединен со iBTopbIM Bxo дом блока формирования кода, блок элементов коммутации, входы которого соединены с выходами второго регистра, управляющий вход соединен со вторым выходом, блока про437217

Составитель А. Фендриков

Техред А. Дроздова Корректор Л. Царькова

Редактор А. Зиньковский

Заказ 3503/15 Изд, л1з 79 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская паб., д. 415

Типография, пр. Сапунова, 2 граммы и синхронизации, а выходы подключены ко входам декодирую1цего преобразователя, и делитель выходного кода, выход которого подключении к сумм,атору,