Анализатор сигнала тактовой синхронизации

Анализатор сигнала тактовой синхронизации

Иллюстрации

Показать все

Реферат

 

пп 437239

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 13.04.72 (21) 1771576/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 25.07.74. Бюллетень № 27

Дата опубликования описания 24.12.74 (51) М. Кл. Н 04l 7/10

Госудврстееииый комитет

Совете Министров СССР оо делам изобретений и открытий (53) УДК 621.376.52 (088.8) 8 П 1 Б (72) Авторы изобретения

И. Е. Байдан и Л. М. Рахович (71) ЗаявительО есски"

" инстит т связи им. А. С. П д и электротехническии У олова (54) АНАЛИЗАТОР СИГНАЛА ТАКТОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к технике передачи дискретной информации и может быть использовано в устройствах тактовой синхронизации модемов с фазоразностной модуляцией.

Известные анализаторы сигнала устройств тактовой синхронизации, состоящие из активных (пассивных) фильтров, диодов, инверторов, содержат элементы, вычисляющие модуль вектора сигнала, которые усложняют схему и снижают точность ее работы.

В предложенном анализаторе применены формирователи абсолютной величины напряжения и элементов, каждый из которых выделяют из двух напряжений абсолютную величину большего по абсолютной величине.

Эти элементы называются далее дискриминирующими ячейками.

Анализатор сигнала тактовой синхронизации выполнен по двуканальной схеме, изображенной на чертеже.

Входом анализатора являются параллельно соединенные входы двух пар активных фильтров 1 первого 2 и второго 3 каналов схемы. Выходы фильтров каждого канала через дискриминирующую ячейку 4 подключены параллельно ко входам ячейки памяти 5 и инвертора 6. Выходы ячейки памяти и инвертора каждого канала соединены со входами сумматора 7, выход которого подключен ко входу формирователя 8 абсолютной величины напряжения. Выход формирователя абсолютной величины напряжения в первом канале непосредственно, а во втором через инвертор 9 соединен со входом интеграторасумматора 10, выход которого является выходом анализатора сигнала тактовой синхронизации.

Активные фильтры (АФ) 1 обоих каналов

j0 настроены на частоту одной из несущих модема, причем в каждом канале один из фильтров выделяет синфазную, а другой квадратурную составляющую посылки сигнала. Интервал интегрирования у АФ канала 2 начи15 нается и заканчивается раньше, а у АФ канала 3 — позже по сравнению с активными фильтрами рабочих каналов модема.

Дискриминирующая ячейка 4 на каждой посылке выбирает из напряжений на выхо20 дах активных фильтров 1 абсолютную величину большего по абсолютной величине и через инвертор .6 подает его на один из входов сумматора 7, а также записывает его напряжение в ячейку памяти 5. Одновременно с

25 подачей на вход сумматора 7 напряжения с инвертора 6 из ячейки памяти 5 поступает напряжение,. записанное в ней на предыдущей посылке.

Сумматор 7 таким образом складывает аб30 солютную величину большего по абсолютной

437239

Предмет изобретения

Составитель И. Байдан

Редактор E. Кравцова Техред В. Рыбалова Корректор E. Миронова

Заказ 3454/12 Изд. № 106 Тираж 678 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 величине выходного напряжения одного из активных фильтров 1 на предыдущей посылке с таким же напряжением, взятым с противоположным знаком на данной посылке.

Формирователь 8 вычисляет абсолютную величину полученной разности и подает ее на одии из входов интегратора-сумматора 10.

Выходное напряжение канала 3 поступает на вход интегратора-сумматора 10 через инвертор 9.

При двухкратной (или однократной) фазоразностной модуляции абсолютные величины большей проекции соседних посылок сигналов практически неизменны, если интервалы интегрирования АФ обоих каналов анализатора попадают внутрь посылки. Выходные напряжения каналов опережения 2 и запаздывания

3 в этом случае малы и приблизительно равны по абсолютной величине. На выходе интегратора-сумматора 10 с точностью до шумовой помехи отрабатывается нулевой потенциал, При смещении интервалов интегрирования в сторону опережения или запаздывания активные фильтры соответствующего канала анализатора фиксируют скачок фазы сигнала, вследствие чего абсолютная величина выходного напряжения этого канала возрастает.

Разность выходных напряжений каналов интегрируется интегратором-сумматором 10.

Абсолютная величина напряжения на выходе интегратора-сумматора отражает величину

5 смещения границ посылок, а знак указывает направление смещения относительно интервалов интегрирования в рабочих каналах модема.

Анализатор сигнала тактовой синхрониза15 ции, выполненный по двухканальной схеме, содержащий по два фильтра в каждом канале, причем параллельно соединенные входы всех фильтров являются входом анализатора, отличающийся тем, что, с целью его уп2о рощения, в каждом канале выходы фильтров через дискриминирующую ячейку подключены параллельно ко входам инвертора и ячейки памяти, выходы которых подключены через сумматор ко входу формирователя абсо25 лютной величины напряжения, выход которого в первом канале непосредственно, а во втором — через инвертор подключен ко входу интегратора-сумматора.