Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

439811

ИЗОБРЕТЕН ИЯ

К АВТОР СКОМУ СВЙДЕТЕЛЬ СТВУ

Союз Советских

Социалистиыеских

Республик (61) Зависимое от авт. свндстсльства— (22) Заявлено 03.04.72 (21) 1766533!18-24 с присоединением заявки Л1?— (32) Приоритст ——

Опубликовано 15.08.74. Бюллетень ¹ 30

Дата опубликования описания 10.04.75 (51) М 1(;, (jj 0Я 0/16

Госудорстееииый комитет

Соието Министров СССР по делам иеооретеиий и открытий (53) УДК 681.326(088.8) (72) Авторы изобретения

В. В. Барашенков и Е. )К. Айтхожаева (71) Заявитель

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО Ъ ПРАВЛЕНИЯ

Изобретение относится к области вычислительной те ники.

Известны микропрограммные устройства управления, при помощи которых осуществляется дифференциальное программирование, т. е. при записи очередной ко,манды указываются только изменения в кодах операции и адресов по сравнению с предыдущей командой, содержащие регистр команды, регистр адреса для управления записью и считыванием из памяти, регистр для модификации адреса, в одной-выходной регистр памяти и логический коммутатор, олокнру!о1ций передачу знаков из регистра па.1яти в регистр команды, когда д;шные знаки должны сохраняться от старой команды, Для сокращения оборудования и повышения оыстродействия в предлагаемое устройство введены сумматор и схема управления сумматором, первый вход когорой соединен с первым выходом признаков блока ключей, Второй гыход признаков блока к.зючей подкл1очен к управляющему входу логического коммутатора, первый вход которого соедине с периим входом устройства. Второй вход устройства подкл1очен ко вторым входам лотического коммутатора и сх"мы управления сумматором, выход которой соединен с первым входом сумматора. ВТоооН вход сумматора подключен к выходу блока памяти, а вы2 ход сумматора сосдш.сн со входом дешпфратора.

На чертеже представлен-1 cхема описываемого устройства.

Уст)?ойство содер?Кит олок 1 памяти, сумматор 2, дешифратор 3, блок 4 ключей, блок

5 схемы «ИЛИ», логический коммутатор 6, геперQTGp 7 тактовых импульсов и схему 8 управления сумматором. Блок 1 памяти сое10 динен с сумматором 2, который осуществляет суммирование (вычитание) кода, считанного из биока памяти, с кодом предыдущей, уже реализованной микрокоманды. Дешифратор

3 дешифрнрует код микрокоманды, Выходы

15 леши рратора связаны с блоком 4 ключей, выполненным, например, в виде схем «И—

ИЛИ», через которые при помощи тактового импульса от генератора 7 с выхода 9 устройства выдается микрокоманда на управ20 ляемые схемы. Выборка разностей кодов из олока 1 памятн осуществляется путем подачи сигнала от многовыходных последовательных схем логического коммутатора 6 через схемы

«ИЛИ» блока 5 па одну нз нтин 10 считыва25 ния. Иа входы схем, упраь,июп1их выборкой кодов пз блока памяти, 110 шинам, подключенным ко входу 11, поступают признаки условных переходов, а по шинам 12 от схем

«И — ИЛИ» блока 4 — признаки выполняю30 щихся микрокоманд. Поизнак выполнения

3 той или иной микропрограммы, поступающий по шинам, подключенным ко входу 13, выбирает для работы ту или иную схему коммутатора 6.

Через схему 8 последние микрокоманды каждой микропрограммы устанавливают сумматор в нулевое состояние. Последние микрокоманды поступают по шинам 14 от схем

«И — ИЛИ» блока 4 и управляются признаком выполнения определеняой микропрограммы, поступающим на схему 8 по шинам, подключенным ко входу 13.

Устройство работает следующим образом.

Последней микрокомандой выполнен ной микропрограммы устройство устанавливается в исходное состояние. На выходе дешифратора, а следовательно, на выходе 9 и шинах 12 и 14 сигналы отсупствуют. Поступающий на вход 13 устройства признак выполнения определенной микропрограммы включает в работу соответствующую схему коммутатора 6, которая через схемы «ИЛИ» блока 5 выдает сигнал lа одну из шин 10 считывания. Из блока 1 памяти считывается код первой микрокоманды, который подается на счетные входы триггеров сумматора 2, складывается с нулевым кодом, хранящимся на сумматоре, и с его выхода поступа ет на входы де|пифратора

3. С приходом тактового импульса от генератора 7 микрокоманда с выходов блока 4 по шинам поступает с выхода 9 на управляемые схемы. Признаки выполняющихся ми к рокоманд с выхода блока 4 по шинам 12 поступают на коммутатор 6. На выходе ком мутатора появляется сигнал, который по одной из шин

10 осуществляет считывание кода из блока памяти, представляющего собой разность между кодом выполняющейся микрокоманды и кодом следующей микрокоманды. Сумматор 2 осуществляет сложение (вычита н ие) и формирует код следующей микрокоманды.

Получен ный код дешифруется, и после прихода тактового импульса не выходе 9 появляются управляющие сигналы. !

439811

Такие процессы продолжаюгся до тех пор, пока на выходах блока 4 не появляются сигналы признаков последней микрокоманды.

Он и поступают на логическую схему 8, на уп5 равляющ ие входы которой со входа 13 уст- ройства подается признак выполнения данной микропрограммы. С выхода схемы 8 снимается сипнал установки су;мматора 2 в нулевое состояние. Число отличающихся разностей коi0 дов может быть при соответствующем кодировании микрокоманд достаточно малым, что дает возможность сократить объем памяти.

Изменение мяк ропрограммы не сказывается на содержащуюся в блоке памяти информа15 цию. Перестройка устройства на выполнение другой микропрограммы требует только изменения внешних соединений.

20 Предмет изобретения

Микропрограммное устройство управления, содержащее блок памяти, дешифратор, выход которого через блок ключей соединен

25 с выходом устройства, логический коммутатор, выходы которого через блок схем «ИЛИ» соединены со входами блока памяти, и генератор тактовых импульсов, соединенный выходом со входом блока ключей, отличающееЗ0 ся тем, что, с целью сокращения оборудования и повышения быстродействия, в него введены сумматор и схема управления сумматором, первый вход которой соединен с первым выходом признаков блока ключей, второй выЗь ход признаков которого подключен к управляющему входу логического коммутатора, первый вход которого соединен с первым входом устройства, второй вход которого подключен ко вторым входам логического комму40 татора и схемы управления сумматором, выход которой соединен с первым входом сумматора, второй вход которого подключен к выходу блока памяти, а выход сумматора соединен со входом дешифратора.

439811

Корректор А. Степанова

Редактор А. Пейсоченко

".àêàç 7312 Изд. № 1911 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и oTEpbITiHB

Москва, Ж-35, Раушская наб., д. 4/5

МОТ, Загорский цех

73

Составитель А. Жереиои

Техред 3. Тараненко