Устройство контроля последовательности импульсов

Устройство контроля последовательности импульсов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

00 44, О 665

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 01.06.72 (21) 1791535/26-9 (51) М. Кл. G 061 11 00 с присоединением заявки № (32) Приоритет

Опубликовано 25.08.74. Бюллетень № 31

Государственный комитет

Совета Министров СССР

Оо делам изобретений и открытий (53) УДК 621.374.5(088.8) Дата опубликования описания 19.02.75 (72) Авторы изобретения

В. К. Базыль и H. П, Байда (71) Заявитель

Томский ордена Октябрьской Революции и ордена Трудового Красного

Знамени политехнический институт им. С, М. Кирова (54) УСТРОЙСТВО КОНТРОЛЯ ПОСЛ ЕДОВАТЕЛЬНОСТИ

ИМПУЛЬСОВ

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах.

Известно устройство контроля последовательности импульсов, содержащее две схемы

«ИЛИ», выход одной из которых подключен к счетному входу триггера, а выход триггера соединен с одним из входов двухвходовой схемы «И», и элемент задержки импульсов и характеризующееся сложной конструкцией и низкой надежностью.

Цель изобретения — упрощение устройства контроля последовательности импульсов и повышение его надежности.

Для этого выход второй схемы «ИЛИ» соединен непосредственно с другим входом двухвходовой схемы «И» и через элемент задержки импульсов — с нулевым входом триггера.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит схемы «ИЛИ» 1 и 2.

Выход схемы «ИЛИ» 1 соединен со счетны.я входом триггера 3, выход которого подключен к одному из входов двухвходовой схемы «И» 4.

Выход схемы «ИЛИ» 2 соединен непосредственно со вторым входом схемы «И» 4 и через элемент 5 задержки с нулевым входом триггера 3.

Устройство работает следующим образом.

На выходе схемы «ИЛИ» 1 формируется сигнал сборки нечетных контролируемых импульсов — С„, а на выходе схемы «ИЛИ» 2— сигнал сборки четчых контролируемых импульсов — Се.

Сигнал С, с выхода схемы «ИЛИ» 1 поступает на счетный вход триггера 3, а сигнал Се с выхода схемы «ИЛИ» 2 поступает на один из входов схемы «И» и через элемент 5 задержки — на нулевой вход триггера 3. Потен10 циал с инверсного выхода триггера 3 подается на другой вход схемы «И» 4.

При нормальном чередовании контролируемых импульсов сигнал C„c выхода схемы

«ИЛИ» 1 устанавливает триггер 3 в единич15 ное состояние, а задержанный сигнал С2 перебрасывает его в нулевое состояние.

Величина задержки элемента 5 определяется с таким расчетом, чтобы при правильной работе контролируемого устройства выполпя20 лось условие:

C„P,C„\/TAC2 =0, где C» — задержанный сигнал Cq, Т вЂ” потенциал инверсного выхода триггера 3.

25 При выпадании какого-либо импульса из контролируемой последовательности происходит нарушение в чередовании импульсов на счетном и нулевом входах триггера 3 и схема «И» 4 вырабатывает сигнал ошибки. При

30 этом обнаружение факта п(ропадания печетно440665

Составитель Ю. Еркин

Техред Т. Миронова Корректор В, Кочкарева

Редактор А. Морозова

Заказ 240 1 Изд. № 233 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 го импульса происходит в момент прихода следующего за ним четного импульса, то-есть с задержкой на один такт, а обнаружение факта пропадания четного импульса осуществляется с задержкой на два такта (тоже в момент прихода следующего четного импульса).

Предмет изобретения

Устройство контроля последовательности импульсов, содержащее две схемы «ИЛИ», выход одной из которых подключен к счетному входу триггера, а выход триггера соединен с одним из входов двухвходовой схемы «И», и элемент задержки импульсов, о т л и ч а ю щ е ес я тем, что, с целью упрощения и повышения надежности, выход второй схемы «ИЛИ» соединен непосредственно с другим входом двухвходовой схемы «И» и через элемент задержки импульсов — с нулевым входом триггера.