Цифровая следящая система
Патент 444159
Авторы
Классы МПК
Цифровая следящая система
Иллюстрации
Реферат
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (11) 444159 (61) Зависимое от авт. свидетельства М.— (22) Заявлено 29 04.72 (21) 1778860/18-24 (51) М. Кл. (,"г05 Ь 11/26 с присоединением заявки N-— (32) Приоритет—
Опубликовано 25.09.74. Бюллетень № 35
Дата опубликования описания 15.О4.75
Государственный иомитет
Совета Министров СССР по делам ивооретений и открытий (53) УДК 621-503 5 (088.8) (72) Автор изобретения
В. В. Шкирятов (71) Заявитель (54) ЦИФРОВАЯ СЛЕДЯШАЯ СИС! ЕМА
Для повышения точности работы систелпи, она содержит последовательно соединенные дополнительные управляемый делитель частоты, смеситедь и полосовой фильтр, выход которого соединен со вторым входом управляемого делителя частоты, первый вход дополнительного управляемого делителя частоты подключен к выходу блока цифровых сгпаживаюших цепей, второй его вход и второй вход дополнительного смесителя подключены к выходу генератора эталонной частоты.
Иа чертеже представлена блок-схема систел1ы.
Она содержит смеситепи 1,2,3, усилитель промежуточной частоты 4, цифровой дискриминатор 5, блок цифровых сглаживакзших цепей 6, управляемые делители частоты
7,8, попосовые фильтры 9,10 и генератор
1 1 эталонной частоты.
Работает система следуюшим образом.
Входной сигнал поступает на вход смесителя 1, на второй вход которого поступает сигнал оценки с выхода полосового фильтра
9. Гигнал промежуточной частоты, выделенИзобретение относится к спедяшим сис— темам управления и фильтрации и, в частности к следящим фильтрам, применяемым дпя выделения и измерения параметров радиосин нана, принимаемого на фоне пол.ех. 5
Известна цифровая следящая система, содержащая последовательно соединенные первый смеситель, усилитель, дискриминатор и блок цифровых сгпаживаюших цепей и последователыло соединенные генератор 10 эталонной частоты, управляемый делитель частоты, второй смеситель и поносовой фильтр, выход которого подключен к входу первого смесителя, второй вход второго смесителя соединен с выходом генератора 15 эталонной частоты, а второй вход управляемого делителя частоты подключен к выходу блока цифровых сглаживающих. цепей. Однако этой системе свойственна неудовлетворительная точность работы при увеличении 20 диапазона перестройки частоты преобразователя, так как при этом возрастает ошибка дискретности, уменьшение которой за счет увеличения эталонной частоты ограничено быстродействиел делителя. 25
444159
Хо ° Уо пазоне в диапазоне а дискретность как рГ k) о
L ÿä и 3..N„+a hl
45 раз. ный усилителем промежуточной частоты 4, поступает на вход цифрового дискриминатора
5, где выделяется в цифровом виде величина рассогласования, которая поступает в блок
5 цифровых сглаживающих цепеи 6.
В известной системе резуньтируюший код {чисгго) с выхода сгпаживаюших цепей управняет коэффициентом деления делителя таким образом, что суммарная составляю10 шая сигнала эталонного генератора и сигна>г@ этого же генератора, прошедшего делитель, выдененная в результате перемножения на смесителе ноносовым финьтром, повториет закон изменения фазы (частоты) входного
И сигнана, Таким образом, выходной сигнан преобразоватеня код-частота формируется фильтрацией поносовым фильтром суммарной составниюшей эталонной частоты с выходным сигнаном управняемого делителя.
Однако этому преобразоватеню свойственно противоречие, возникающее при стремпении обеспечить большой диапазон перестро йки с мало и дискретностью, носконьку диапазон перестройки выходной
25 частоть> онредениетси как
i де — частота этанонного сигнала, IV — минимальный коэффициент панеция унравниемого делителя.
Ll N — диапазон изменении коэффипнента денения, Отск>да следует, что уменьшение дискретности прн повышении Йо приводит к ул>еньшен>по диапазона перестройки.
Увеличение диапазона перестройки денитени Д Я приводит к увеличению неравнол>ерности нарезки частот, техническим труди<>стим финьтрации суммы этаноннс>й частоты и выходной частоты пеннтеня,. поскопьку поноса пропускания понсн.ового фильтра в этом снучае должна быть меньше второй гарлюпики миниманьи> и выходной частоты денитег>я.
Пн>г уме>п,шепни ошибки дискретности в 55 схему извес гной цифровой снедяшей системы введе»ь> допо нительные смеситень 3, делитель 8 и пс>нос>овс>И финьтр 10, Сигнал этанонной частоты поступает на делитель 8.
При изменении коэффициента его деления в интервале М вЂ” М + g M, где Мо о диапазон перестройки делителя 8, опреденяемый мпадщими разрядами цифровых сгнаживаюших цепей, выходная частота этого делителя меняется в диапазоне о
Выходной сигнал делителя 8 перемножается на смесителе 3 с сигналом эталонной частоты генератора 11, а полученная в резуньтате перемножения суммарная составняюшая выденяетси поносовым фильтром
10. Таким образом, частота входного сигнала делителя 7 может измениться в диаПри изменении коэффициента денении делителя 7 в диапазоне И вЂ : счо+йЯ где Л И вЂ” диапазон перестройки денитени
7, определяемый старшими разрядами цифровых сглаживающих цепей блока 6, выходная частота этого делителя меняется
Отсюда диапазон изменвиии.выходного сигнала в этом случае опреденяется как г с Г 0 >>((>>> д>С) Pf>(lg>44>>>)(g 3JII)J
Дискретность преобразоватеня код-частота в этом спучае определяется изменением выходной частоты делителя 7 при изменении коэффициента деления денитени
8 на одну двоичную единицу. При этом дискретность преобразоватени, равная о
Ю > такс = H> >>
k уменьшается в = .М2.
Ао.Соотношение между коэффициентами ! деления делителей 7 и 8 вытекает из усновия смыковки шкан / 1
foll ф7 Г.> С neo >> >
444159 где hf hf д g — средний коэффициент о деления делителя 7.
Отсюда hf = Яо ++ и дискретность преобразователя код-частота ,уменьшается в
1 (а,ч + ш дед ) Р >. о о Лм
Предмет изобретения
Цифровая следящая система, содержащая последовательно соединенные первый смеситель, усилитель, дискриминатор и блок цифровых сглаживающих цепей, выход которого подключен к первому входу управляв мого делителя частоты, последовательно соединенные генератор эталонной частоты, второй смеситель и полосовой фильтр, выход которого подключен к входу первого смесителя, второй вход второго смесителя соединен с выходом управляемого делителя частоты, о т л и ч а ю ш а я с я тем, что, с целью повышения точности работы системы, она содержит последовательно соединенные дополнительные управляемый делитель частоты, смеситель и полосовой фильтр, выход которого соединен со вторым входом управляемого делителя частоты, первый вход дополнительного управляемого д5 делителя частоты подключен к выходу блока цифровых сглаживаюших цепей, второй его вход и второй вход дополнительного смесителя подключены к выходу генератора эталонной частоты,