Устройство для сравнения двоичных чисел

Устройство для сравнения двоичных чисел

Иллюстрации

Показать все

Реферат

 

ЮЮо ее®е иеу

Мт кки4Фаеааа тека М5

Ф

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 4441 80 (61) Дополнительное к авт. свид-ву(22) Заявлено 11.08.72 (21) 1828534/18-24 с присоединением заявки №(23) Приоритет— (43) Опубликовано25.09.74. Бюллетень Ке35 (45) Дата опубликования описании 04.11.75

{51} М. Кл.

G 06/ 7/04

Государственный иамитет бааата Мииистраа СССР ев делам изобретеиий и аткрытий (53} УДК 681.325..66 (088.8} (72} Автор изобретения

Ю. Д. Полисский (71) Заявитель НаУчно-исследовательский и опытно-констРУктоРский инститУт автоматизации черной металлургии (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к автоматике I и цифровой вычислительной технике и может быть использовано, например, в системах управления технологическими процессами, системах сбегающего контроля для комплекс-5 ного решения задач сравнения чисел, представленных - параллельным способом., Известны устройства сравнения для получения отдельных результатов, наибольшего, наименьшего чисел, наибольшей разно- 10 сти. Однако эти устройства не позволяют получить величину наименьшей разности, а также не дают комплексного решения, при котором одновременно определяются все четыре указанные результата цифрового 15 сравнения.

Ueab изобретения — создание простого устройства с расширенными функциональны-. ми возможностями для сравнения двоичных чисел, представленных параллельным спо-, 20 собом, в котором за полный цикл отработки алгоритма его функционирования в качестве результатов сравнения определяются экстремальные значения как сравниваемых чисел, так, и их разностей. I u

Для достижения этой цели в нредлагаемом устройстве сравнения выходы третьей и четвертой схем "И через шестую схему ИЛИ" связаны с входом первого суммирующего счетчика, а другие входы третьей и четвертой схем "И - с выходами пятой и шестой схем "И, одним из входов, связанных с первыми входами двух седь-. мых схем И и с выходами первого триг» гера, счетный вход которого связан с вто-, рыми входами обоих седьмых схем "И, выходом третьей схемы ИЛИ", первым входом восьмой схемы "И" и одним из раз- дельных входов второго триггера, другие входы пятой и шестой схем И" соединены с входом второго суммирующего счетчика и с выходом девятой схемы И", выходы седьмых и восьмой схем И подключены к шинам сброса соответственно реверсивных и первого суммирующего счет- чиков, первый вход девятой схемы "И связан с прямым выходом второго тригге-. ра, другой вход которого соединен с вХодной шиной устройства, а инверсный выходс одним из входов десятой схемы "И, 4441 80 выход которой подключен к входу третьего суммирующего счетчика, а ее другой вход и другой вход девятой схемы "И. связаны с выходом одиннадцатой схемы И", один из входов которой подключен к выходу второй схемы "И", а другой — к другому входу восьмой схемы "И", к выходу второй схемы "ИЛИ", и с входом четвертого суммирующего счетчика.

На чертеже показана блок-схема устрой- 10 ства для сравнения двоичных чисел.

Устройство содержит вычитаюшие счетчики 1, 2 и 3 сравниваемых чисел е вычитаюшим счетным входом, первый 4 и . второй 5 реверсивные счетчики; первый 6 15 и второй 7 суммирующие счетчики (минимальной и максимальной разности) с суммирующим счетным входом; третий 8 и четвертый 9 суммирующие счетчики (наименьшего и наибольшего чисел) с сумми- 20 рующим счетным входом; первую схему

"ИЛИ" 10; дифференцирующие цени l l;, первые схемы "И" 12, генератор счетных импульсов 13; вторую схему "И" 14; вторую схему "ИЛИ" 15; шестую схему

"ИЛИ" 16; восьмую схему "И" 17; четвертую схему "ИЛИ" 18; пятую схему

"ИЛИ" 19; третью схему "И" 20; седьмые схемы "И" 21, 22; четвертую схему

"И" 23; первый управляющий триггер со счетным входом 24; второй управляющий триггер 25 с раздельными входами; третью схему "ИЛИ, пятую 27, и шестую

28 схемы "И", девятую 29, десятую 30 и одиннадцатую 31 схемы "И", входную клемму 32 устройства.

Устройство работает следующим образом. В исходном состоянии сравниваемые числа -записаны в счетчики 1-3. При этом есть сигналы на выходах каждой из схем 40

10 и следовательно на вторых входах каждой из схем 12 и на выходе схемы 15, а также на вторых входах схем 17 и 31.

Первый и второй управляющие триггеры ,находятся в состоянии, нри котором на их единичных выходах имеются сигналы. В каждом из разрядов счетчиков 4 и 5 записаны единицы.

После поступления на клемму 32 раз мешающего сигнала импульсы от гене- ратора 13 через схему 14 и схемы 12 поступают на информационные входы счетчиков 1-3, уменьшая их содержимое. Од.Э l повременно импульсы через схемы 14 и

31 поступают в счетчик наибольшего чис+ ла 9 и подсчитываются в нем. С выхода

:схемы: И" 31 импульсы поступают на второй вход схемы И" 30. Поскольку при ! подаче на клемму 32 разрешающий сигнал устанавливает триггер 25 в состоя- - 60 ние, при котором появляется сигнал на его нулевом выходе, следовательно, на первом входе схемы "И" 30, импульсы через эту схему проходят в счетчик 8 наименьшего числа и подсчитываются в нем.

После поступления в схему количества импульсов, равного наименьшему числу, содержимое одного (или нескольких) счетчиков 1-3 становится равным нулю, исчезает сигнал с выхода соответствующей схемы 10 и, следовательно, сигнал на втором входе соответствующей схемы "ИЛИ" 12.

Прохождение импульсов в эти счетчики прекращается. Исчезновение сигнала на выходе схемы 10 фиксируется соответствующей дифференцирующей цепью 11, импульс с выхода которой через схему ИЛИ" 26 перебрасывает триггер 25 в исходное состояние, в результате чего появляется сигнал на первом входе схемы "И" 29, снимается сигнал с первого входа схемы

"И" 30, и подсчет импульсов в счетчике

9 наименьшего числа прекращается. Импульс с выхода схемы "ИЛИ" 26 перебрасывает триггер 24 в состояние, при котором появляется сигнал на его нулевом выходе, следовательно, на втором входе схемы "ИЛИ" 27 и первом входе схемы "И"

22. Импульс с выхода схемы ИЛИ" 26 подается на вторые входы схем "И 21 и

22, проходит через схему "И" 22, очищая счетчик 5, в результате чего закрывается схема "И" 23.

Поскольку появился сигнал на первом входе 29, счетные импульсы с выхода схемы "И" 31 через схему "И 29 начинают поступать на информационный вход счетчика 7 максимальной разности и подсчитываются в нем. Одновременно счетные импульсы с выхода схемы "И 29 поступают на первые входы схем "И 27 и 28.

При появлении сигнала на втором входе схемы "И" 27 и с выхода схемы ИЛИ 18на первом входе схемы И 20, импульсы через схемы "И" 27 и 20 проходят на суммирующий вход счетчика 5, подсчитываясь в нем. При этом схема "И" 23 открывается и импульсы поступают на вычитающий вход счетчика 4, уменьшая его содержимое, а также через схему "ИЛИ

16 подсчитываются в счетчике 6 минимальной разности.

После того, как число, следующее за наименьшим из сравниваемых чисел, обращается в нуль, исчезает сигнал с выхода. одной из схем "ИЛИ" 10 и закрывается соответствующая схема "И" 12, прекращая поступление вычитающих импульсов в данный счетчик. J

444180

Исчезновение сигнала на выходе схемы

»ИЛИ» 10 фиксируется соответствующей дифференцирующей цепью 11, импульс с выхода которой через схему»ИЛИ» 26 подтверждает состояние триггера 25 и перебрасывает триггер 24 в противоположное состояние, в результате чего появляются сигналы на первом входе схемы И"

21 и втором входе схемы И 28. Импульсы с выхода схемы»ИЛИ» 26 посту- ð пают на второй вход схемы "И" 21, проходят через схему "И" 21, очищая счетчик 4., благодаря чему закрывается схема

"И» 20, и, проходя через схему»И 17, I очищает счетчик 6 минимальной разности.

Импульсы с выхода схемы "И" 29 через схемы И" 28 и 23 подсчитываются в реверсивном счетчике 4 и через схему

ИЛИ 16 — в суммирующий счетчик 6 и вычитаются из содержимого реверсивного 20 счетчика 5.

Если количество импульсов, поступив- ших в схему с момента времени обращения в нуль одного или нескольких сравниваемых чисел, зафиксированного дифференциру- 25 юшей цепью 11, до момента времени обращения в нуль следующего одного (или нескольких) сравниваемых чисел, также зафиксированного дифференцируюшей цепью

1 1 (т. е. текушее значение разности ЗО сравниваемых чисел), меньше или равно уменьшаемому, записанному в одном из реверсивных счетчиков 4 или 5 (в данном случае в счетчике 5), то в схеме в этот отрезок времени никаких переключений не 25 происходит. Эта разность,как наименьшая из всех предыдущих, окажется записанной в суммирующем счетчике 6. Если же очередная текущая разность больше уменьшаемого, то момент времени, при кото- 40 ром выполняется равенство количества импульсов, поступивших в схему, предыдущему значению разности, содержимое регистра уменьшаемого (в данном случае счетчика 5) станет равным нулю, схема

И" 14 закроется, и дальнейшее поступление: импульсов в устройство прекратится. Предыдущее значение разности в качестве наименьшего из всех сравниваемых к этому моменту будет восстановлено в 50 схеме И" 22 и запомнено.

После того, как обратится в нуль наибольшее из всех чисел, исчезнет сигнал с выхода схемы:»ИЛИ 15, т.. е. сигнал на вторых входах схем ".И" 31 и 17, по- 55 ступление импульсов в суммирующ:.ие счетчики 9 и 7 прекратится, а импульс с выхода схемы "ИЛИ 26 не сбросит содержимое счетчика 6 в нуль. Таким образом, в счетчиках 9 и 8 записаны наи- 60 большее и наименьшее из сравниваемых чисел, в счетчиках 7 и 6 — максимальная разность чисел.

Предмет изобретения

Устройство для сравнения двоичных чисел, содержащее tf. двоичных вычитаюших счетчиков, выходы каждого из которых через схемы ИЛИ" связаны с одним из входов первых схем "И", другими входами связанных с выходом второй схемы

»И", подключенной одним из входов к выходу генератора, и с входами второй схемы ИЛИ, а через дифференцирующие цепи с входами третьей схемы ИЛИ", выходы первых схем "И" соединены с информационными входами соответствующих вычитающих счетчиков, два реверсивных счетчика, выходы которых связаны с входами четвертой и пятой схем ИЛИ входы сло жения — с выходами третьей и четвертой схем »И", одни из входов которых соединены с выходами пятой и четвертой схем

"ИЛИ" соответственно, выход третьей схемы "И» кроме того подключен к входу вычитания второго реверсивного счетчика, а выход четвертой схемы "И" — к входу вычитания первого реверсивного счетчика, четыре суммирующих счетчика, триггеры, схемы»И", ИЛИ", отл ичаю щеес я тем, что, с целью расширения функциональных возможностей, в нем выходы третьей и четвертой схем И" через шестую схему»ИЛИ" связаны с входом первого суммирующего счетчика, а другие входы третьей и четвертой схем "И" — с выходами пятой и шестой схем "И", одним из входов, связанных с первыми входами двух седьмых схем "И и с выходами первого триггера, счетный вход которого связан с вторыми входами обоих седьмых схем "И", выходом третьей схемы "ИЛИ", первым входом восьмой схемы "И" и одним из раздельных входов второго триггера, другие входы пятой и шестой схем

"И соединены с входом второго суммирующего счетчика и с выходом девятой схемы "И", выходы седьмых и восьмой схем "И» подключены к шинам сброса соответственно реверсивных и первого суммирующего счетчиков, первый вход де вятой схемы "И связан с прямым выходом второго триггера, другой вход которого соединен с входной шиной устройства, а инверсивный выход - с одним из входов десятой схемы "И", выход которой подключен к входу третьего суммирующего счетчика, а ее другой вход и другой вход девятой схемы И связаны с выхо-

4441 80 AM одиннадцатой схемы "И", один из вхо- дов которой подключен к выходу второй схемы "И", а другой — к другому входу

8 восьмой схемы "И, к выходу второй схе-1 мы "ИЛИ, и с входом четвертого суммирующего счетчика.

Зикпз Я

Тираж 62Ч!

loдписиое

Ц(!И!!Г!И Государственного комитета Совета Министров СССР по делам изобретепи!! и открытий

Москва, Ж-35 Рауьиская наб.. д. 4/5

ППГ! „11атеит" Москва, Г-59, Ьережковская иаб,, 2!

Составитель% 11ОЛИссХии

РеаакторЕ,ГОНЧйР Текред Г. ЬОИйЬд>А Корректора.ХИСю)Сбй