Устройство для вычисления выражений вида

Устройство для вычисления выражений вида

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцналистииеских

Республик

О П И С А Н И Е и а ты

ИЗОБРЕТЕН ИЯ к лВтОРскОму сВидетБльсУВу (61) Зависимое от авт. свидетельства (22) Заявлено 26 02. (21) Т888цр/т8д (51) М. Кл.

Госудврственнмй иомитет

6оввтв Министров СССР ве делам изобретений н открытий а ои и/з4 с присоединением заявки (32) Приоритет

Опубликовано 2с .0с1 л Бюллетень № Зб

Дата опубликования описания тб.т2 ц (Бз) У - к 68I. 32Б

{088.8) (72) Авторы В.И.Ко нейчук,К.Г.Самофалов,В.П.Тарасенко,А.К.Тесленко изобретения и Б.II. скйй

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической ево (71) Заявитель (ж) КТРОЙСТВО ЯЛН ВЫЧИСЛжИИ ВИРАжИПИ ВЩИ Z Л,-Х-

Изобретение относится к области вычислительной техники и может быть использовано, например, цифровых вычислительных машинах

ЦБМ), построенных на основе больших нтегральных схем.

Известно устройство ущ вычисления выражений вида р-; А х- содержащее блок управленйя, регистры операндов и результата, сумматоры.

Однако для вычисления выражений вида,У А; х- требуется многократное выполнение операций сложения и умножения и многократное обращение к запоминаищему устройству, что требует больших затрат времени.

Цель изобретения - повышение быстродействия устройства.

Это достигается тем, что устройство содержит коммутатор и блок сравнения, причем выходы ре: гистра первого операнда соединены .со входом первого сумматоре и с

2 йервым входом блока Сравнения, второ вход которого через коммутатор соединен двусторонними связями с сумматорами и с регистрами второго ь операнда, сдвиговые входы которых

-и сдвиговый вход регистра результата соединены с одним выходом бло ка управления, другой выход которо«.

ro соединен с управляющим входом

10 коммутатора, запускающий вход второго сумматора соединен с первым выходом блока сравнения, второй выход которого соединен со входом блока управления, а выход старшего

15 разряда самого старшего регистра второго операнда соединен со входом младшего разряда регистра результата.

На чертеже приведена блок-схе ма предлагаемого устройства. устройство для вычисления выражений вида д 4„ х- содержит регистр I первого операнда, регист» ры 2,+г второго операнда, регистр, и5 результата 3, коммутатор 4, первый

444I93 сумматор 5 второй сумматор 6. блок сравнения 7, блок управления 8.

В регистр I первого операнда помещается операнд Х, в регистры 2 второго операнда — ойеранды А; ( (i-- о,- ", z), причем число регистров 2 второго операнда должно быть т + ?. В результате вычислений целая часть результата будет находиться в регистре результата 3, а дробйая, вычисленная с точностью до и двоичййх знаков (n -- разряд ность регистров ? и 2), будет находиться в самом старшем из регистров 2 второго операнда.

Работа предлагаемого устройства состоит в следующем.

С началом операции блок управления 8 вырабатывает сигнал, устанавливающий коммутатор 4 в состояние, при котором на его выходах появляется содержимое А, и А,„ регистров 2, и 2,„ второго операнда. Код операнда д™поступает на блок сравнения кодов 7, где сравнивается с кодом операйда Х.

Если А зХ, то по сигналу с выхода блока™сравнения 7 на первыИ сумматор 5 передается прямой код

A и дополнительный код Х. Вследствие этого на выходах первого сумматора 5 формируется разность A - x, которая через коммутатор 4 записывается в регистр 2 второго операнда. Одновременно к младшему разяду содержимого A7-i регистра второго операнда с помощью вт™орого сумматора 6 прибавляется единица. После этого опять происходит сравнение содержимого А„, регистра 2 второго операнда и со.держимого Х регистра I первого операнда, и описанныИ процесс повторяется до тех пор, пока содержимое

А,„ регистра 2 второго операнда не™станет меньше содержимого Х ре.гистра ? первого операнда.

Если же А, - Х то по сигналу с блока сравнейия 7 блок управления

8 переводит коммутатор 4 в следующее состояние, при котором íà его выход дах появляются коды вторых операн-. дов А 2 и А . С этими кодами выполйяются аналогичные операции и т.д. Когда коммутатор 4 переключается в последнее состояние, соответст10 вующее появлению кодов второго операнда А, и А íà его выходах, и .содержимое регистра 2 второго операнда становится меньше операнда Х, то блок управления 8 вырабатывает

15 сигнал, по которому содержимое всех регистров 2; второго операнда и регистра результата 3 сдвигается влево на один разряд. При этом старший разряд регистра 2 второго опе20 ранда переписывается в регистр результата 3. После этого блок управления 8 возвращает коммутатор 4 в исходное состояние соответствующее

Выполнению операци3 над содержимым

25 А > и А регистров 2m- z 2 второго операнда.

Далее работа устройства про исходит аналогично. Процесс вычисления результата заканчивается

З0 после выполнения всех операциИ, предшествующих +I-му сдвигу.

П Р И М E P. Пусть т =3, Х=б, Ао =8э А -I2 Az =9ü А> -I4. Для

-этих значений Х и А< процесс вы числений можно проиллюстрировать следующей таблицей состояний регист. ров 2 второго операнд- устройства, где NC - ; B -, результат выполнения описанных вы40 ше операциИ над содержимым регистров 2)-< и 2 4 = ?,2,3) второго операнда. С-результат операции сдвига. Разности А„ -Х формируются путем сложения йрямого кода А

45 и дополнительного кода Х (a данном случае дополнительный код Х равен. I0IO) 444 I93

1 егистр ; Регистр Регистр ! результата А ; А> о

Регистр

1 ! 3

Регистр

0000

IO0I

IIO0

I0Î0

ШО

I0IO

I000

I0I0

00IO

ТОИ

I0I0

0I0I

II0I

IOIO

ОШ

I0I0

000I

OOIO

В,2

IOI0

OI0O

gG, I

В.

2,3 I,2,:

С

2,3

В, О,I

В

"2,3 В,2

СО 1

OIQ0

0IO0

000I

IQI0

I0IO

IQI0

0I00

O0II

ООП

0I I0

OIOO

I0O0

I00O

I0OI

I0I0

ООП

00IO

I000

IOI0

0OI0

ОШ

IOI0

000I

00I0

IOOI

OOIO

ОШО

ОПО

I0IO

0000

OI00

0IO0

ОПП

00II

O0II

ОИО

0(ПО (ПОО

I0OO

ППО

00I0

0000

000I

00(П

I0I0

0IIO

IOIO

0000

I0IO 0I0I результат вычислений

ПРЕДМЕТ ИЗОБРЕТЕНИЯ

Устройство для вычисления вы ражений вида g А х-, содержащее

Из рассмотренного примера вил блок управления, регистры ойеранно, сто с помощьв предлагаемого дов и результата, сумматоры, отлиустройства можно вычислять и выра- .чапцееся тем, что с пельв повышежения вида QX для этого необходи . ния бнстродеМствин устройства, оно мо перед началом вычислений во все Бо содержит коммутатор и блок сравнерегистры 2 . второго операнда, кро- ния, причем выходы регистра первоме регистра 2g второго операнде, I ro операнда соединены со входом перзаписать нули. Если же Ад =1, то,вого сумматора и с первым входом устройство будет выполнять ойера- блока сравнения, второй вход котоцив возведения в степень "-г " ы- рого через кбммутатор соединен двупервого операнда Х.,сторонними связями с сумматорами и .,с регистрами второго операнда, сдвиговые входы которых и сдвиговый вход регистра результата соединены ,с одним выхбдом блоке управления, ругой выход которого соединен с правлярцим входом коммутатора„ за444I93

Составитель ф ЩВГаааХМ9ТОВ

КорректорН ХИНЕВИВ

Ре мктор О,Qgggggg техре" КВраНд1ШОВ8

Заказ (gg$ Изд. а 76/ 1нраж нтета Совета Миннстров СССР

ЦНИИПИ Государственного комитета Сов по де делам изобретений н открытий

Москва, 113035, Раущская наб., Предпрнятне <Патент», Москва, Г- 9, р

-69 Бе ежковская наб., 24 пускакщий вход второго сумматора соединен с первым выходом блока сравнения, второй выход которого соединен со входом блока управления, а выход старшего разряда самого старшего регистра второго операнда соединен со входом младшего разряда регистра результата.