Фазодифференциальный детектор

Фазодифференциальный детектор

Иллюстрации

Показать все

Реферат

 

(11)(444994

Со(оз Советских

Социалистимеских

Республик (61) Зависимое от авт. свинетельсты—

1 (22> ЗаЯвлено 08. 03. >3 (2(>т892968/IKO (5() 0I 25/00 с присоединением заявки—

Гасударственный комнтет

Совета Мнннстров СССР по делам изобретений и открытий (32) Приоритет—

Олубликованаз0. 09, 74 Бюллетень ЛЛ (5З) ИЦ< 62I. ЗХ7. ,373 (088.8) (45) Дата опубликовании описания17 I2.74 (72) Авторы изобретения

А.Л.Крам, А.Ф.Прскунпев и Г.В.Фролов

I ( в (F (Пензенский завод — ВТУЗ (71) Заявитель (54) ФАЗОДИФФЕРЕНЦИАЛЬНЫЙ ДЕТЕКТОР

Изобретение относится к области электроизмерительной техники и может быть использовано в цифровых мостах переменного тока.

При уравновешиваний мостовых 5 схем переменного тока возникает необходимость сравнения трех фазовых углов между тремя парами напряжени, причем два из них превышают 90, а третий изменяется в to диапазоне от 0 до Х80 .

Известны двухканальные фазометры, которые не обеспечивают возможности одновременного сравнения более двух фазовых углов.

Предлагаемый фазо Яеренциальный детектор снабжен дополнительным блоком согласования, дополнительным фазовременным преобразователем, схемой "ИЛИ", схемой "И и блоком сложения, прй атом выход дополнительного блока согласования соединен с одним из входов дополнительного фазовременного преобразователя, второй вход которого соединен с

2 источником опорного напряжения. Выход дополнительного фазовременного преобразователя подключен к одному из входов блока сложения, вторым входом соединенным с выходом схемы

"И", оба входа которой соответственно подключены к выходам фазовременных преобразователей, а также параллвльно соединены с входами схемы

"ИЛИ", выход которой соединен с одним из входов интегратора, вторым входом подключенным к выходу блока сложения.

Это позволяет одновременно сравнивать три фазовых угла.

Ба чертеже показана блок-схема фазодифференциального детектора.

Блок-схема содержит блоки согласования 1 и 2, дополнительный блок 3 согласовайия„ фазовременные преобразователи 4 и 5, дополнительный фазовременный преобразователь б, схему "ИЛИ" 7, схему "И" ы, блок 9. сложения по mod а и интегратор 10. детектор работает слелукщим

Составитель Д, ПЛОХО )ОВЯ

Реда к Гор Л. РЫбаЛОВа рехред Н. (.ЕНИНа

3;„-„;, 39У и д. 1й20

1 враги сг7Я 11одвисиое

1 llllllll ll! 1 осударствевиого г«о«витез а Совета Министров ССР

ll0 делам изобретений и открытий

Москва, 113035, Раушская ваб., 4

Г-59, Бережковская ваб., 24

1!редириягие «Иатеит», Москва, 444994

Образом. l 11 равно нулю. мо состояние соответБапряжения lt ó !. 3 и 1 ствует выполнению равенства 5.= 8> - 4 подаются через блоки Х,2 и 3 согласо- аким образом, фазодифференциальный ваниЯ на вхоДН фазОВРеменных пРеобРа . детектор позволяет вырабатывать резователей, кОТОры8 Gg833HK38ET их Q ь гулирующее воздействие, сравнивая опорным напряжением и вырабатывают с помощью одного интегратора три импульсы, пропорцио альные фазовым фазовых угла. ф У2 И 1-а с выходов преобразователей поступают ПРИМЕТ ИЗОБРЕТЕНИЯ параллельно на входы схемы "яды" у >о Ф и схемы " " 8. Б результате этого сод:ржащий волоки согласования, сигнал на выходе схемы "ИЛИ" равен фазовременные преобразователи и наибмьшему по длительности,а на, интегратор, отличающийся тем, что, выходе схемы И" — наименьшему с целью одйовременного сравнения причем кадй из этих сигналов по " трех Фазов х углов, он снабжен додлительности пропорционален одному " полнительным блоком согласования, из углов Р,,и У,. дополнительным фазовременным пцеобраБлок 9 вырабатывает сигнал,ко- зователем, схемой "ИЛИ", схемои "И" торый равен разности длительностей .0. и блоком сложения, при этом выход, импульсов, подаваемых на его входы дополнительного блока согласования и пропорцйональный разности фазовых соединен с однжм из входов дополниуглов (например, Р— Yi), тельного фазовременного преобразо Р овременно импульс в х да схе- вателя, второй вход которого соеди" " пропорциональный. н ри- 25 нен с йсточником опоРного напРяжения, мер, 5, ) поступает на первый вход 25 а выход дополнительного фазовремен- . интегратора 10 и управляет зарндом ного преобразователя подключен к интегрирующей емкости. Ба второй одному из входов блока сложения,втовход интегратора ХО подается импуль< Рым входом соединенным с выходом с выхода блока 9 сложения по мМ 2, схемы "И",оба входа которой соответ которыи вызывает Разряд интегриру 30 ственно подключены z выходам фазо ю1цей емкости. Если дЛительности временных преобразователей,а также импульсов, поступающие на входы пасвллельно соединены с входами схеинтегратора IO, одинаковы и выполня- мы "ИЛИ, выход которой соединен с ется Равенство постоянных времени одним из входов интегратора, вторым заряда и разрядаТ,р =L 7 óð, 35 входом подключенным к выходу блока то напряжение на выходе интегратора сложения.