Универсальный логический элемент

Универсальный логический элемент

Иллюстрации

Показать все

Реферат

 

1 6.

": 1.74Я

-:тон:. д ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 446950

Союз Советских

Социалистических

Реслублик (61) Зависимое от авт. свидетельства (22) Заявлено 15.02.73 (21) 1882651/26-9 (5! ) Ч K.! Н 031 19, с0 с присоединением заявки № (32) Приоритет

Опубликовано 15.10.74. Бюллетень № 38

Дата опубликования описания 22.07.75

Гос)ГдарстеенныИ комитет

Совета Министров СССР ло лелеет изооретений н открытий

1 (53) УДК 681,325.65 (088.8) (72) Авто,ы

"f:. Оорст ппя

В. А. Мельников, А. А. Соколов, М, 8. Тяпкин, В. А. Жуковский, В. И. Смирнов, В. В. Ульянов и М. Б. Цыбульников (71) Заявитель (54) УНИВЕРСАЛЬНЪ1Й ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к области радиоэлектроники и вычислительной техники и может быть использовано в ЗВМ и устройствах дискретной автоматики.

Известен универсальный логический элемент, содержащий усилитель-формирователь и настраиваемую диодную матрицу, шины объединения положительных электродов диодов которой, кроме одной шины, соединены с входными шинами, а шины объединения отрицательных электродов диодов этой матрицы соединены через резисторы с источником напряжен,ия.

Современные технологические методы позволяют упаковать большое количество логических элементов в одном корпусе микросхемы, что приводит к резкому возрастанию числа типов микросхем, что, в свою очередь, существенно усложняет их производство и использование; кроме того, логические схемы в сочетании с известными усилителями-формирователями требуют для своего переключения сигналов с относительно большой амплитудой.

Это существенно усложняет разработку наиболее быстродействующих схем, приводя к резкому увеличению рассеиваемой мощности.

С целью сокращения типов элементов, уменьшения рассеиваемой мощности и увеличения нагрузочной способности элемента в предлагаемом логическом элементе свободная шина объединения положительных электродов диодной матрицы подключена к базе транзистора, которая соединена через один резистор с источником напряжения, а через другой резистор — с коллектором этого же транзистора, эмиттер транзистора подключен к общей шине, а коллектор соединен с токозадающпм резистором и с базой другого транзистора, включенного по схеме с общим коллекто10 ром, эмиттер этого транзистора соединен с базой переключателя тока на двух транзисторах, эмиттеры которых объединены и через резистор соединены с источником напряжения, а коллекторы соединены с выходными

15 эмиттерными повторителями усилителя-формирователя и через резисторы с источником напряжения.

На фиг. 1 дан пример настройки матрицы для реализации заданной функции f; на

20 фиг. 2 — полная схема предлагаемого универсального логического элемента; на фиг. 3— диодная матрица, настраиваемая путем пережигания топкой перемычки, включенной последовательно с диодом; на фиг. 4 — пример

25 настроенной матрицы; па фиг, 5 — ее условное изображение.

Если одну из систем шин (фиг. 1), капример систему отрицательных шин 1 — 4, подключить через резисторы 5 к источнику напряже30 ния 6, то каждая из этих отрицательных шин

446950

65 с подключенными диодами образует схему

«И» в отрицательной логике (низкий уровень соответствует коду «1»), Одна из положительных шин 7, подключенные к ней диоды и сопротивление 8 утечки, соединенное с источником 9 реализуют схему

«ИЛИ», и остальные положительные шины а, б1, 8>, а, б, вз, гз являются входами схем «И».

Матрица (фиг. 1) реализует функцию

f = а1б в + а б + а б в г -+- в гз.

Таким образом, настроенная и включенная соответствующим образом матрица представляет собой диодную логическую схему «И—

ИЛИ», аналогичную используемой в схемах типа ДТЛ.

Вид реализуемой функции полностью определяется настройкой диодной матрицы.

При помощи матрицы необходимого размера можно реализовать одновременно несколько различных функций, каждая из которых имеет свою выходную шину.

Логический элемент состоит из диодной матрицы, токозадающих резисторов и усилителя-формирователя.

Входы логического элемента соединены с шинами 10 (фиг. 2), шины 11 через токозадающие резисторы 12 — с источником постоянного напряжения 13, а выходная шина 14— с базой транзистора 15, эмиттер которого заземлен. База транзистора 15 соединена через резистор 16 с источником напряжения 17 и через,резистор 18 обратной связи — с коллектором того же транзистора.

Коллектор транзистора 15 соединен через токозадающий резистор 19 с источником напряжения 17 и с базой транзистора 20, эмиттер которого через резистор 21 соединен с источником напряжения 13; этот же эмиттер соединен с базой переключателя тока на транзисторах 22 и 23 и резисторах 24 — 26, причем база транзистора заземлена.

Коллекторы транзисторов 22 и 23 через эмиттеры повторители на транзисторах 27 и

28 и резисторах 29 и 30 соединены с выходами 31 и 32 усилителя-формирователя, а через резисторы 25 и 26 — с источником напряжения 17, Универсальный логический элемент рабо. тает следующим образом.

Благодаря наличию глубокой отрицательной обратной связи через резистор 18 транзистор

15 всегда находится в линейном режиме (в активной области), при этом входное сопротивление схемы в точке «а» (фиг. 2) мало (порядка нескольких ом), а коэффициент усиления полностью определяется резистором 18 обратной связи, следовательно при изменении входного тока (тока в шине 14) потенциал базы транзистора 15 практически не меняется, Ток в выходной шине 14 отображает функцию, реализуемую настроенной диодной матрицей, причем значению «0» функции соот10

Зо

55 ветствует практически нулевая величина тока, а значению «1» — ток величины, определяемой резистором 12 и источником напряжения 13.

Если ток в шине 14 равен нулю, то ток, задаваемый резистором 16, приводит к понижению потенциала коллектора транзистора 15 относительно потенциала его базы.

При появлении тока в шине 14 потенциал коллектора транзистора 15 повышается, величина тока выбирается таким образом, что потенциал коллектора становится выше потенциала базы.

Переключение диодной матрицы приводит к переключению тока в шине 14, что, в свою очередь, вызывает изменение потенциала коллектора транзистора 15 относительно потенциала его базы.

Перепад напряжения на коллекторе транзистора 15, смещенный на эмиттерном переходе транзистора 20, обеспечивает надежное управление переключателем тока, Перепады напряжения на коллекторах транзисторов 22 и 23 смещаются эмиттерными повторителями 27 и 28, чем обеспечивается ненасыщенный режим работы транзисторов 22 и 23 и возможность управления входами аналогичного универсального логического элемента.

Таким образом, функция, заданная сигналами на входах диодной матрицы, реализуется парафазными сигналами на выходах логического элемента, причем выход 31 соответству.ет прямому значению функции, а выход 32— ее инверсии.

Поскольку потенциал базы транзистора 15 практически не меняется, амплитуда сигнала на выходе логического элемента должна быть достаточна лишь для переключения собственно диодной матрицы.

Паразитная емкость базы транзистора 15 на землю слабо влияет на время переключения схемы, что позволяет при необходимости объединять на входе транзистора 15 несколько диодных матриц, не вызывая заметного изменения времени переключения логического элемента.

Все транзисторы усилителя-формирователя работают в ненасыщенном режиме, обеспечивая при заданной мощности максимально возможную скорость переключения логического элемента.

Таким образом, предлагаемая схема универсального логического элемента позволяет с минимальными потерями по времени и мощности рассеивания реализовать сложные логические функции.

Предмет изобретения

Универсальный логический элемент, содержащий усилитель-формирователь и настраиваемую диодную матрицу, шины объединения положительных электродов диодов которой, кроме одной шины, соединены с входными шинами, а шины объединения отрицательных

446950 а, Фиг. 1 н п

<0 электродов диодов этой матрицы соединены через резисторы с источником напряжения, отличающийся тем, что, с целью сокращения типов элементов, уменьшения рассеиваемой мощности и увеличения нагрузочной способности элемента, свободная шина объединения положительных электродов диодной матрицы подключена к базе транзистора, которая соединена через один резистор с источником напряжения, а через другой резистор— с коллектором этого же транзистора, эмиттер транзистора подключен к общей шине, а коллектор соединен с токозадающим резистором и с базой другого транзистора, включенного по схеме с общим коллектором, эмиттер этого транзистора соединен с базой переключателя тока на двух транзисторах, эмиттеры которых объединены и через резистор соединены с источником напряжения, а коллекторы соединены с выходными эмиттерными повторителями усилителя-формирователя и через резисторы — с источником напряжения.

446950

Фиг 3 Рог 4

Составитель А. Кузнецов

Редактор Т. Морозова

Корректор Т. Гревцова

Техред Т, Миронова

Типография, пр. Сапунова, 2

Заказ 1975/13 Изд. № 1393 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5