Элемент однородной структуры
Патент 447712
Авторы
Классы МПК
Элемент однородной структуры
Иллюстрации
Реферат
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 4477)2
Союз Советских
Социалистических
Республик (61) Зависимое от авт. свидетельства (22) Заявлено 16.04.73 (21) 1907835/18-24 с присоединением заявки № (32) Приоритет
Опубликовано 25.10.74. Бюллетень № 39
Дата опубликования описания 29.10.75 (51) М. Кл, G 06f 7/00
Государственный иомитет
Совета Министров СССР (53) УДК 681.325.65 (088.8) 00 делам изооретеиий и открытий (72) Авторы изобретения
H. Н. Немшилов и Е. И. Петров (71) Заявитель (54) ЭЛЕМЕНТ ОДНОРОДНОИ СТРУКТУРЫ
Изобретение относится к автоматике и вычислительной технике и предназначено для реализации произвольных логических функций и некоторых устройств цифровой техники в однородных структурах.
Известен элемент однородной структуры, содержащий первую схему «И — НЕ», входы которой соединены с первым и вторым информационными входами элемента, вторую и третью схемы «И — НЕ», первые входы которых соединены соответственно с первым и вторым информационными входами, а вторые входы объединены и соединены с выходом первой схемы «И — НЕ», четвертую схему
«И — НЕ», входы которой соединены с выходами второй и третьей схем «И вЂ” HE», первую схему «ИЛИ», входы которой соединены с выходами первой и второй схем «И», вход первой схемы «И» соединен с первым настроечным входом элемента, вход второй схемы
«И» соединен с вторым информационным входом, вторую схему «ИЛИ», входы которой соединены с выходами третьей и четвертой схем «И», вход третьей схемы «И» соедичен с вторым настроечным входом, схемы
«И», «ИЛИ».
В однородной структуре из таких элементов могут быть реализованы произвольные комбинационные устройства. Однако в элементе имеются физические пересечения проводников, что снижает технологичность его изготовления методами микроэлектроники.
Цель изобретения — повышение технологичности изготовления элемента при микро5 электронной реализации.
Предложенный элемент отличается от известных тем, что выход второй схемы
«И — HE» соединен с входами пятой и шестой схем «И», выход третьей схемы «И — HE» !
0 соединен с входами седьмой и восьмой схем
«И», входы пятой и седьмой схем «И» соединены соответственно с первым и вторым информационными входами, входы шестой и восьмой схем «И» соединены с выходом чет)5 вертой схемы «И — HE» выходы пятой и шестой схем «И» соединены через третью схему «ИЛИ» с входами четвертой схемы «И», выходы седьмой и восьмой схем «И» соединены через четвертую схему «ИЛИ» с выходами
20 первой и второй схем «И», выход четвертой схемы «И — HE» соединен через пятую схему
«ИЛИ» с входами третьей и четвертой схем
«И», второй вход пятой схемы «ИЛИ» соединен с третьим настроечным входом, являю25 щимся инверсным по отношению ко второму настроечному входу элемента.
На чертеже представлена схема элемента.
;=)лемент содержит информационные входы
1 и 2, информационные выходы 3 и 4, настзо роечные входы 5 и 6, причем входы 5 явля447712
Изд. № 874
Тираж 679
Заказ 2823(11
Подписное
Типография, пр. Сапунова, 2 ются инверсными по отношению друг к другу, схемы «И — HE» 7 — 10, схемы 11 — 18, схемы «ИЛИ» 19 — 23.
Элемент работает следующим образом. На информационный вход 1 подана переменная 5
V, а на информационный вход 2 — переменная У. На выходе схемы «ИЛИ» 21 повторяется функция У, а на выходе схемы «ИЛИ»
22 — функция V. При этом в зависимости от состояний настроечных входов 5 и 6 на ин- 10 формационных выходах 3 и 4 реализуются следующие функции: при а=О Yi=VQ+Y; при а=1 A=Y; пни в=О 2=V.Y, при в=1 2=V.
Это позволяет реализовать произвольные комбинационные схемы в однородной структуре, образованной повторением предложенного элемента. 20
Предмет изобретения
Элемент однородной структуры, содержащий первую схему «И — НЕ», входы которой соединены с первым и вторым информацион- 25 ными входами элемента, вторую и третью схемы «И — НЕ», первые входы которых соединены соответственно с первым и вторым информационными входами, а вторые входы объединены и соединены с выходом первой Зо схемы «И — HE», четвертую схему «И — НЕ», входы которой соединены с выходами второй и третьей схем «И вЂ” HE», первую схему
«ИЛИ», входы которой соединеньч с выходами первой и второй схем «И», вход первой схемы «И» соединен с первым настроечным входом элемента, а вход второй схемы «И» соединен со вторым информационным входом, вторую схему «ИЛИ», входы которой соединены с выходами третьей и четвертой схем
«И», вход третьей схемы «И» соединен со вторым настроечным входом, схемы «И», «ИЛИ», отличающийся тем, что, с целью повышения технологичности его изготовления при микроэлектронной реализации, выход второй схемы «И — НЕ» соединен с входами пятой и шестой схем «И», выход третьей схемы «И — HE» соединен с входами седьмой и восьмой схем «И», входы пятой и седьмой схем «И» соединены соответственно с первым и вторым информационными входами, входы шестой и восьмой схем «И» соединены с выходом четвертой схемы «И — НЕ», выходы пятой и шестой схем «И» соединены через третью схему «ИЛИ» со входом четвертой схемы
«И», выходы седьмой и восьмой схем «И» соединены через четвертую схему «ИЛИ» со входами первой и второй схем «И», выход четвертой схемы «И — HE» соединен через пятую схему «ИЛИ» со входами третьей и
:етвертой схем «И», второй вход пятой схемы «ИЛИ» соединен с третьим настроечным входом, являющимся инверсным по отношению ко второму настроечному входу элемента.