Аналого-цифровой преобразователь двухтактного считывания

Аналого-цифровой преобразователь двухтактного считывания

Иллюстрации

Показать все

Реферат

 

овсе от" . яя

ЕАТ ":: - "":. - :- .С „.,",р.

L бма3мотс

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТВЛЬСТВУ (И) 447828

Союз Соввтскнк

Социо алнстннесюа

Республни (61) Зависимое от авт. свидетельства (22) Заявлено 06. 07. 72 (21)1.806905/26-9 (5l) М Кл.

Н 03 к 13/02 с присоединением заявки- (32) Приоритет- .

Опубликоваиа 5. <О. 745юллетень № З9

Государственный комитет

Совета Министров СССР оо делам нзоеретеннй н открытий (Я) УЙК

Х. 325

088. 8) (45)! Дата опубликования описания т.б. f 2. (72) Авторы изобретения А.И. Воителев, Л.M. Лукьянов и N.A.Áàáaíîâ (71) Заявител ь (54) АНАЛОГО=ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ДВУХТАКТНОГО СЧИТЫВАНИЯ

Известны аналого=цифровыв преобразователи (АЦП) двухтактного считывания, которые содержат входной усилитель с дискретно=управляемым сопротивлением цепи обратной связи, блок 21< сравнивающих устройств, делитель последовательного типа из 2 резисторов, имеющих одинаковые сопротивленйя, преобразователь параллельного унйтарного кода в К=разрядный двоичныР, три К=разрядных регистра с входыы и блоками схем "И", первый и второй из которых совдийены общим счетчиком, 2К=разрядный цифра= аналоговый преобразователь обратной связи с входным блоком схем

"И", соединенным входами с выходами первого и второго регистров, два блока из К двухвходовых схем

"И" каждый, первые входы которых соединены с устройством управления.

В классическом варианте АЦП цт,=тактыого считывания применяется юусилителей. Схема такого АЦП су-

2 щвстввыно упрощается, если исполь- зовать только один входной усилитель с дискретно=управляемым коэффициентом усиления, который изменяется перед каждым тактом преобразования посредством переклю:ения сопротивления цепи обратной связи.

В двухтактном АЦП цепь обратной связи входного усилителя со1о держит два резистора. Один постоянно включен между входом и выходом и обеспечивает большее значение коэффициента усиления усилителя. Второй резистор подключается

15 параллельно первому с помощью управляемого ключа, обеспечивая меньшее значение коэффициента усиления

Однако известыому двухтактноро му АЦП характерна потеря скорости работы, обусловленная многократным переключением цепей усилителя.

Быстродействие этого варианта АЦП в основном определяется скоростью работы усилителя, который облада ет ыаимвньшим быстродействием из

447828

3 4 всех прецизионных аналоговых эле- ми делителя 7 последовательного ментов, используемых в АЦП. Время типа, содержащего 2к одинаковых по преобразования примерно Равно про" сопротивлению резисторов 8. Вход изведению вРемени переходного про- делителя 7 подключен к выходу перцесса в усилителе на сумму числа 5 вой группы 9 переключаемых стабитактов считывания и числа подтак- лизаторов тока, каждыИ из которых тов аналоговой коррекции. Цель состоит из последовательно соедиизобретения - повышение быстродей- ненных стабилизатора тока 10 и пествия преобразователя. Реключателя тока 13. Отношение веДля ее осуществления предла- 1о личин выходных токов этих стабилигаемый преобразователь содержит заторов Равно 2к. В нечетном поДпереключаемые стабилизаторы тока, такте любого из тактов преобразовыходы двух из которых подсоеди- ва ия кделыелю 7 подключается нены к входу делителя, а входы - стабилйзатор с большим выходным к устройству управленйя, вых(ды 15током, в четном подтакте - с мень(К+1) стабилизаторов - к первому шим. выходу делителя, триггер, единич- Сравнивающие устройства блока ный вход которого соединен с 6 должны обладать относительной

2к=ым выходом блока сравнивающих чувствительностью, Равной 1/2 к, устройств, нулевой вход - с уст- при этом максимальный преобразуройством управления, и схему "И", емыИ сигнал пропорционален числу пеРвым входом подключеннУю к п" 24к-1. Поэтому в первом подтакте следнему, выходом - к счетному входу второго регистра и вторым сРавнивающие УстРойств Работают в входом - к единичному выходу триг- 25 гРУбом" Режиме, когДа квант пРегера и входу (К+1)=го стабилизато- вышает его чувствительность в 2к ра тока, входы остальных К стаби- раз. лизаторов соединены с выходами Параллельный унитарный код с блоков двухвходовых схем "И", вто- выходов блока 6 преобразуется прерые входы последних в первом и зообразователем 12 унитарного кода в втором блоках саед, ыены соответст- двоичный и параллельно записываетвенно с выходами первого и треть- ся в регистр 13 через блок схем его регистров.

"И" 10 по сиг1алу записи, поступаНа чертежа приведена схема АЦП ющему из устройства управления 15 двухтактного считывания. з5(выход 16)Схема работает следующим обра- Код с выходов Регистра 13 позом. Входной аналоговый сигнал, дается на старшие К входов блока подлежащий преобразованию, подает- схем nl(in 17 цифро=аналогового преся через резистор 1 на вход усили- образователя 18 и на входы введентеля 2, который имеет цепь обрат- 40ных первых К схем "И" 19, обьединой связи 3, состоящую из двух ре- ненных попарно выходами с выходами зисторов Ф и ключа 5, соединенного вторых схем "И" 20. последовательно с одйим из этих В первом подтакте преобразорез ис торов. вания схемы "И" 19 открыты, а схеВ первом такте ключ 5 замкнут,4 мы "И" 20 и блок 17 закрытй, попоэтому сопротивление цепи 3 мини- этому выходные сигналы регистра 15 мально, а коэффициент усиления в этот момент воздействуют на К усилителя 2 становится таким, что переключателей 11 тока второй группри максимальном значении входно- пы переключаемых стабилизаторов

r o сигнала выходное напряжение 5отока Z1. Выходные токи стабилизаусилителя достаточно для срабаты- торов этой группы пропорциональны вания всех сравнивающих устройств весам К=разрядного двоичного кода, блока 6, кроме 2к=го (К= /Ф, где причем меньший ток равен большему и,— колйчество разрядов в коде ре- току стабилизатора 10 первой групзультата преобразования)- Индиви- 55пы 9» Выход второй группы стабилидуальные входы сравнивающих уст- заторов тока 21 соединен с выходом ройств блока 6 соединены с выхода- делителя 7, на котором формируется

447828 наименьший уровень напряжения сравнения. При переходе ко второму подтакту преобразования устройство управления 15 изменяет сигналы, управляющие группой 9, так, что к делителю 7 подключается мейьший ток. Одновременно с этим закрывается блок схем "И" 14, и открывается блок схем "И" 22 на входе регистра 23, образующего с регистром

13 единый счетчик. На выходах делителя 7 устанавливаются новые уровни напряжения сравнения в сом. ветствии с кодом, записанным в рвгист е 13. алев формируется сигнал -считывания на выходе 16 устройства 15 и код с выходов блока 12 записывается в регистр 23, выходы кото- рого соединены с К младшими входами блока 17. На этом заканчивается первый такт преобразования, и устройство управления 15 осуществляет переход ко второму такту преобразования. Перед началом второго такта открывается блок схем

"И" 17 и схемы "И" 20, закрывается ключ 5 в цепи обратной связи 3 усилителя 2, переключаются сигналы управления группой 9 закрываются блоки схем "И 14 и 22 и открывается блок схем "И" 24 на входе регистра 25, выходы которого соединены с входами схем "И 20.

В результате этого на вход усилит ели 2 нач инае т воздейств овать компенсирующий сигнал обратной связи с выхода цифро=аналогового преобразователя 1Б. Поскольку коэффициент усиления усилителя 2 величился в 2" раз, то для блока возникают тв же самые условия, какие были в первом подтакте. Отличие с ос т сит в т ом, чт о из=за погрешности преобразования первого такта сигнал на выходе усилителя 2 может превышать уровень срабатывания для 2к=го сравнивающего устройства.

B этом случае устанавливается в единичное состояние введенный в

АЦП триггер 26, единичный вход которого соединей с выходом 2"=го сравнивающего устройства блока 6.

Сигнал с единичного выхода этого триггера подключает к делителю " (К+1)=ый стабилизатор тока группы 21, вес которого в 2 раз превышает вес ббльшего тока стабилизатора группы 9. Таким путем .происходит компенсация возможной ьпогрешности дискретности первого такта преобразования, причем выполняется эта коррекция без изменения выходного сигнала ЦАП т.е. без непосредственного воздействия

10 на вход усилителя 2. Поэтому эта коррекция выполняется значительно быстрее, так как в этом случае срабатывают элементы более быстродействующие, чвм входной усили15 тель.

Затем происходит считывание кода с выходов преобразователя 12 в регистр 25 через блок 24. Выходные сигналы регистра 25 воздейст20 вуют на блок 21 аналогично тому, как это было в первом подтакте.

На этом заканчивается третий подтакт, и устройство управления 15 переключает элементы группы 9, 25 чем осуществляется подготовка к четвертому (последнему) подтакту преобразования.

Во время последнего подтакта устройство управления 15 формирует

30 сигнал„ который поступает на вход схемы И" 27, управляемой выходом триггера 26, и, если она открыта, проходит на счетный вход регистра

2>, После этого формируется сигнал

З5 28, разрешающий передачу результата преобразования в устроиство более высокого ранга, например, процессор УВМ. После йолучения ответа о приеме этим устройством кода ре4о зультата преобразования устройство управления 15 устанавливает триггер 26 и все регистры в исходнов состояние, а также осуществляет соответствующее переключение сиг45 налов управления тактами и подтактами, подготавливая узлы АЦП к очередному преобразованию.

В предложенном варианте АЦП по сравнению с известными преобразо50 вание производится значительно быстрее, так как в нем наиболее длительная по времени операция включения основной обратной связи и переключения коэффициента усиле5 ния входного усилителя осуществляется только один раз — между вторым и третьим подтактами преобразовании.

447828

ПРЕДМЕТ ИЗцБРЕТЕНИЯ

Аналого=цифровой преобразователь двухтактного считывания, содержащий входной усилитель с дискретно=управляемым сопротивлением ь цепи обратной связи, блок 2< сравнивающих устройств, делитель последовательного типа из 2к резисторов, имеющих одинаковые сопротивленйя, преобразователь параллель- 1о ного унитарного кода в К-. разрядный двоичный, три К=разрядных регистра с входными блоками схем "И, первый и второй. из которых соединены общим счетчиком, 2К=разрядный циф- 15 ро=аналоговый преобразователь обРатной связи с входным блоком схем

"И", соединенный входами с выходами йервого и второго регистров, два блока из К=двухвходовых схем 20

"И" каждый, первые входы которых соединены с устройством управления, о т л и ч а ю щ и и ся тем,что, с целью повышения быстродействия, он содержит переключаемые стабилйзаторы тока, выходы двух из котoрых подсоедйнены к входу делителя, а входы - к устройству управления, выходы (К+1) стабилизаторов - к первому выходу делителя, триггер, единичный вход которого соединен с 2к=ым выходом блока сравнивающих устройств, нулевой вход - с устройством уйравления, и схему "у", первым входом подключенную к последнему, выходомк счетному входу второго регистра и вторым входом - к единичному выходу триггера и входу (К+1)=го стабилизатора тока, входы остальных К стабилизаторов соединены с выходами блоков дчухвходовых схем

"И", вторые входы последних в первом и втором блоках соединены соответственно с выходами первого и третьего регистров.

447828

Заказ ЯЯ

Тираж 8/

Изд. 1й B&

Подписное

13ННННН осударственного комитета Совета Министров СССР ио делам изобретений и открытий

Москва, 1И035, Раушская наб., 4

Г1редириятие «Патент», Москва, Г-59, Бережковская наб., 24

Составитель И,1ЯДЯЦОД г1 т

Редактор " ° I I с РТехред 1I ° СЕНИНа Корректор П СТярцЕВа