Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (и) 448480

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

Союз Соеетских

Социал истииесва

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 18.12.72 (21) 1859341/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 30.10.74. Бюллетень № 40

Дата опубликовапия описания 19.05.75 (51) M. Кл. G 11с 11 00

Канитет оо деизм изобретений и открытий при Совете Министров

СССР (53) УДК 681.327.6 (088.8) (72) Авторы изобретения

А. В. Городни."., В. Й. Корнейчук и A. V . Небукин (71) Заявитель

Киевский ордена Ленина политехнический институт имени

50-летия Великой Октябрьской социалистической революции (54) ЗАЛОМИ НА10ЩЕЕ УСТРОЙСТВО

Изобретение относится к области запоминающих устройств (ЗУ).

Известно ЗУ, содержащее накопитель, подсоединенный к регистру адреса, регистр силы корректирующего кода, один выход которого подключен к входам блоков кодирования и декодирования и к одному из входов первой схемы сравнения, выход которой подсоединен к блоку управления, а другой вход — к выходу схемы определения кратности отказов и одному из входов второй схемы сравнения, другой вход которой подключен к выходу блока декодирования, блок генерации корректирующих слов, выход которого подсоединен к одному входу распределительного блока, другим входом подключенного к выходу блока схем

«И» и к одному из регистров кодового слова, а выход через блок схем «ИЛИ» — к блоку декодирования, схему определения отказавших разрядов, входы которой подсоединены к выходам регистров кодового:слова, а выход— к информационному входу блока схем «И» и к входу схемы определения кратности отказов.

Однако известное ЗУ имеет невысокую эффективную емкость.

Предлагаемое ЗУ отличается от известного тем, что оно содержит дополнительный накопитель, адресный выход которого подключен к выходам старших разрядов регистра адреса, а разрядный вход и выход соответственно к другому выходу и входу регистра силы корректирующего кода.

На чертеже приведена блок-схема предлагаемого ЗУ. Оно содержит регистр адреса 1 с входом 2, состоящий из регистра номера ячейки 3 и регистра номера страницы 4, который образуют старшие разряды регистра 1, Выход регистра 1 соединен с входом 5 нако10 пителя 6, а выход регистра 4 — с адресным входом 7 дополнительного накопителя 8. Емкость накопителя 6 составляет р страниц, емкость накопителя 8 — р ячеек. Разрядный выход 9 накопителя 8 соединен с одним из

15 входов регистра силы корректирующего кода

10, один из выходов которого связан с разрядным входом накопителя 8.

Кодовый выход 11 накопителя 6 соединен с кодовыми входами регистров 12, 13 кодового

20 слова. Кодовый выход регистра 12 связан с одним входом блока схемы «ИЛИ» 14, с другим входом которого через распределитель 15 соединен выход блока 16 генерирования корректирующих слов, а выход блока схемы

25 «ИЛИ» 14 связан с кодовым входом блока декодирования 17. Один управляющий выход блока 17 соединен с блоком управления 18, имеющим вход 19 и выход 20. Информационный выход блока 17 связан с одним входом

30 блока схем «ИЛИ» 21, с другим входом кото448480

65 рого соединен инверсный информационный выход регистра 13, а выход блока схем «ИЛИ»

21 связан с информационным выходом 22 устройства.

Информационный вход 23 устройства соединен с информационным входом блока кодирования 24, Кодовый выход блока 24 связан с одним входом блока схем «ИЛИ» 25, с другим входом которого соединен инверсный кодовый выход регистра 12, а выход блока схем «ИЛИ»

25 связан с разрядным входом накопителя б.

Кодовые выходы регистров 12, 13 соединены с входами схемы 26 определения отказавших разрядов. Выход схемы 26 через блок схем

«И» 27 связан с управляющими входами регистров 12 и 15 и непосредственно соединен с входом схемы определения кратности отказа 28. Выход схемы 28 связан с одним входом схемы с одним входом схемы сравнения 29, с другим входом которой соединен другой управляющий выход блока 17, а выход схемы 29 связан с блоком 18. Выход схемы 28 соединен также с одним входом схемы сравнения 30, с другим входом которой, а также с управляющими входами блоков 17 и 24 связан другой выход резистра 10, а выход схемы 30 соединен с блоком 18 и другим входом регистра 10.

Работает устройство следующим ооразом.

Соответствующая /-й (1(j() странице накопителя 6 )-я ячейка накопителя 8 настраивается путем изменения ее содержимого на код, сила и которого определяется максимальной кратностью имеющих место в ячейках

)-й страницы накопителя 6 отказов (под силой и корректирующего кода подразумевается его способность обнаруживать ошибки кратности от 1 до и включительно). Например, если максимальная кратность имеющих место в ячейках j,é страницы накопителя б отказов равна

k, то сила корректирующего кода равна k+s, :где s —:кратность возникающего отказа (име ющие место в ячейках j-й страницы накопителя 6 отказы являются результатом накопления в этих ячейках возникающих в разные моменты времени отказов кратности s) При обнаружении в какой-нибудь ячейке )-й страницы накопителя 6 отказа кратности k+s, что возможно, когда в ячейке, содержащей k-кратный отказ, произойдет отказ кратности s, j-я ячейка накопителя 8 перестраивается на код с силой, равной k+2s, затем при обнаружении отказа кратности k-+2з — на код с силой й+Зз и т. д. Перестройка j-й ячейки накопителя 8 происходит всякий раз, когда в какой-нибудь ячейке j-й страницы накопителя б будет обнаружен отказ, кратность которого равна силе используемого 1-й страницей накопителя б корректирующего кода. ,цля обращения к ячейке -й страницы накопителя 6 адрес этой ячейки необходимо записать по входу 2 в регистр 1. При этом по адресу, записанному в регистр 4, из j-й ячейки накопителя 8 считывается слово, которое îïðåделяет силу используемого j-й страницей накопителя б корректирующего кода. Считан5

1О

4 ное из накопителя 8 слово поступает в регистр

10, после чего блоки 17 и 24 настраиваются на используемый код.

При записи информационное слово по входу

23 поступает в блок 24, с выхода которого кодовое слово через блок схем. «ИЛИ» 25 запи сываются в накопитель б.

При считывании кодовое слово из накопителя б поступает в регистр 12, а с его выхода через блок схем «ИЛИ» 14 — в блок !7 (считывание кодового слова из накопителя б и запись его в регистр 12 могут быть совмещены во времени со считыванием слова из накопителя 8 и записью его в регистр 10). Блок 17 определяет наличие ошибки в считанном слове.

Если сигнал ошибки из блока 17 отсутствует, информационное слово с его выхода через блок схем «ИЛИ» 21 выдается на выход 22.

Если сигнал ошибки имеет место, выдачи информационного слова на выход 22 не происходит. Обратный код содержимого регистра

12 поступает через блок схем «ИЛИ» 25 в ту же ячейку накопителя 6, а затем считывается из накопителя б в регистр 13.

Схема 26 определяет отказавшие разряды ячейки по совпадению содержимого одноименных разрядов регистров 12 и 13. Схема 28 определяет кратность имеющего места отказа, которая сравнивается схемой 29 с кратностью ошибки, определяемой блоком 17, а схемой

30 — с содержимым регистра 10.

В случае равенства кратности ошибки и кратности имеющего места отказа обратный код информационной части кодового слова, записанного в регистр 13, выдается через блок схем «ИЛИ» 21 на выход 22 (при использовании систематических кодов выделение информационной части кодового слова не представляет затруднений). При этом на выходе

22 получается правильное информационное слово.

Пример, Пусть в ячейку накопителя 6 записано кодовое слово 01001010... (многоточием обозначены контрольные разряды), а в результате имеющего место в ней, например, тройного отказа кодовое слово имеет вид

11111010... (в подчеркнутых разрядах произошло искажение информации, вызванное .возникновением тройной ошибки). После записи в ту же ячейку накопителя 6 обратного кода считанного слова и считывания его информационная часть кодового слова будет представлять собой 10110101, что после инвертирования в регистре 13 даст правильное информационное слово 0100 1010.

В случае, если кратность ошибки не равна (меньше) кратности имеющего место отказа, обратный код информационной части кодового слова на выход 22 не поступает. Схема 26 через блок схем «И» 27 запрещает выдачу с регистра 12 через блок схем «ИЛИ» 14 в блок

17 содержимого отказавших разрядов. Вместо этих разрядов к блоку схем «ИЛИ» через распределитель 15 подключаются разряды (вывод информации с -й страницы накопитеблока 16 (в качестве блока 16 может быть ис- ля 6, изменение содержимого регистра 10 и пользован, например счетчик). Блок 16 начи- т. д.) не производятся, и j-я страница накопинает последовательно вырабатывать возмож- теля 6 продолжает использовать прежний код. ные комбинации нулей и единиц (корректирующие слова), число разрядов в которых равно Предмет изобретения числу отказавших разрядов в ячейке накопи- Запоминающее устройство, содержащее нателя 6. Работа блока 16 прекращается, как копитель, подсоединенный к регистру адреса, только из блока 17 в блок 18 поступит сигнал регистр силы корректирующего кода, один отсутствия ошибки. После исправления иска- 1О выход -которого подключен к входам блоков женного кодового слова информационное сло- кодирования и декодирования и к одному из во из блока 17 поступает через блок схем входов первой схемы сравнения, выход кото«ИЛИ» 21 на выход 22. рой подсоединен к блоку управления, а друУказанную коррекцию искаженного кодава-- гой вход — к выходу схемы определения кратго слова можно было бы производить и в слу- 15 ности отказов и одному из входов второй схечае равенства кратности ошибки и кратности мы сравнения, другой вход которой подклюимеющего место отказа, однако с целью по- чен к выходу блока декодирования, блок геневышения быстродействия, использована выда- рации корректирующих слов, выход которого ча обратного кода информационной части:ко-..- подсоединен к одному входу распределительдового слова, записанного в регистр 13, через 20 ного блока, другим входом подключенного к блок схемы «ИЛИ» 21 па. выход.22. выходу блока схем «И» и к одному из регистПо окончании считывания, если схема . 30 ров кодового слова, а выход через блок схем определит равенство кратности имеющего ме- «ИЛИ» — к блоку декодировапия,схемуопресто отказа и силы используемого кода, вся деления отказавших разрядов, входы которой информация с у-й страницы накопителя 6 вы- 25- подсоединены к выходам регистров кодового водится, схема 30 обеспечивается изменение со- . слова, а выход — к информационному входу держимого регистра 10, после чего блоки 17 блока схем «И» и к входу схемы определения и 24 перестраиваются на код, сила которого яа кратности отказов, о тл и ч а ю щ е е с я тем, s единиц выше силы предыдущего кода; далее что, с целью повышения эффективной емкости осуществляется ввод информации в. j io cTpa- 30 устройства, оно содержит дополнительный наницу накопителя 6 и запись.в !.-ю ячейку пако- копитель, адресный вход которого подключен пителя 8 нового слова из регйстра 10. - .. к выходам-старших разрядов регистра адреса, Если кратность отказа не- равна (меньше} а разрядный вход -и выход — соответственно к силы используемого 1-й страницей накопителя другому выходу и входу регистра силы кор6 корректирующего кода, указанные операции 35 ректирующего кода.

448480:

От

17т 14Т

Составитель В. Рудаков

Техред Н. Куклина

Редактор И. Орлова

Корректор Л. Царькова

Типография, пр. Сапунова, 2

Заказ 1154/14 Изд. № 1237 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К 35, Раушская наб., д. 4/5