Устройство для моделирования квазиотрицательного сопротивления
Иллюстрации
Показать всеРеферат
О П И С А Н И Е (») 4 35) изоьеетения
Союз Советских
Социалистииеских
Реслублик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 28. 05. 73 (21) 1921607/18-24 (51) М. Кл. 6 06н 7/48 с присоединением заявки Ж—
Государственный комитет
Совета Министров СССР па делам изобретений и открытий (32) Приоритет
Опубликовано 05.11.74 Бюллетень № 41 (53) ДК 681.8З <088- ®
Дата опубликования описания 22.07-75
1 (72) Авторы изобретения
Ю. И. Дэибалов и А. T. Лукьянов
l .ин смЭчОэ3
Казахский ордена 1 рудового Красного Знамени государственный у ниверсп) им. С. М. Кирова (71) Заявитель (541 УС1 POflCF(30 ДЛЯ МОДЕЛИРОВА1ПИ КНАЗИОТРИ11А1 ЕЛЬНОГО
СО! 1РОТИт3ЛЕНИЯ
Изобретение Относится к области создания арифметических элементов аналоговых вычислительных машин, требующих по усповиям моделирования решаемых задач применения резисторов с огрицательной проводимостьк>.
Известно устройство дпя получения квазиотрицательно)о сопротивления, содержаwee peзистор, делитець напряжения, состоящий из двух равных по вепичине сопротив- 1п пения резисторов, конденсатор, включенный между входной точкой устройства и средlleH тОЧКОй дЕПИтЕПя, и ПЕрЕКЛЮЧаЮтПИй Заномипаюшпй усипитець, подключенный к
Общей точке делителя и резистора. 15
° Однако эдектрическая схема т акот о уст )ойстйа сложна, что связано с )0)еоб1)азонани M напряжения управпяюшего сигнала, быстродейст)3ие и ус той чивость ограничены, что связано с конечным;)начением часто- 20 оы преобразования.
Цепью изобретения является повышение надежности быстродействия и устойчивости устройства при резких изменениях величины входного напряжения. ) 25
Эга цель достигается включением де)ш-. теая в нагрузочную цепь усилителя мощности, собранного по баланс)юй схеме, служащего для по пу чени я регу лиру ем ого напряжения питания необходимой полярно l u и управляемого через оптоэлектронный пр:-. образовате ь напряжением, снимаемыл3 с балансного усилитепя, вход которого под-кдючен к входной точке устройства и с и д:. ней точке делителя.
На чертеже приведена функциопа)п пап схема предложенного устройства.
Устройство состоит из резис торного элемента 1 с соттротивлением ри дели) епя
2, состоящего из двух равных по Be)ø 3)3НЕ СОПрОтИВЛЕНИй рЕЗИСторОВ, СОЕДИНеНПЫХ поспедоватецьно и подключенных с)3ободными концами к входам 3 и 4 ус.q)<.и -ы)а, бапапсного усилителя 5, вход которьч о подключен к средней точке дени)еня 2 и . входу 3 устройства, опт Оэпекц)оппо о п1 образоватепя 6, состоящего и;3 дву х сч)еГОвых диОдОВ и двух фОтодиОдОВ, подк)п )1 чепных к выходу усинитепя 5 и входу у< и. пигеля мощности 7.
449351
E Тимохина
Составитель
Редактор Л.Утехина Текред Е.Подурушина Корректор Л.Брахнииа
Заказ g //& Изд. № )РХ3 Тираж 624 11однисное
Ц1!!11!1111 осударственного комитета Совета Министров СССР но делан изобретений н открытий
Москва, 113035, Раушская наб., 4
11редорнятне «Патент>, Москва, Г-59, Бережковская наб., 24
Нагрузочнаа цепь усилителя мощности
7 подключена к входной клемме устройства и обшей точке элемента 1 и делителя
2 и образует замкнутую цепь регулирования напряжения на делителе 2Ядв нагрузочной цепи усилителя мощности 7 сигналом рассогласования, снимаемым со средней точки делителя 2 и входа 3 устройства и определяемым величиной и полярностью входного напряжения.
Ф 1
При подключении напряжения на входы
3 4 устройства напряжение И. сравниЭ вх вается с напряжением иа половине делителя 2, разностный сигнал мгновенно усили-: вается, автоматически изменяя напряжение ф иа выходе усилителя мощности до такой величины и полярности, при которых разиостный сигнал на входе балансного усилителя поддерживается достаточно малым. Пренебрегая разностиым сигналом, справедливо записать Eg ®! л1, а это является условием для получения квазиотрицательного сопротивления на входах 3, 4 устройства:
".=-1 вх ,5 mac -величина резистора 1.
Предмет изобретения
Устройство для моделирования квазиотрицательного сопротивления, содержащее резисторный элемент вход которого соедиt нен с первым входом делителя напряжения, входы которого подключены ко входам устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения надежности его работы, оно содержит балансиый усилитель, первый вход которого подключен к выходу делителя напряжения, второй к выходу резисторного элементати последовательно соединенные оптоэлектрон20 ный преобразователь и усилитель мощности, выходы которого подключены соответственно ко второму входу делителя напряжения и ко входу резисторного элемента.