Устройство для вычисления коэффициентов многочлена

Устройство для вычисления коэффициентов многочлена

Иллюстрации

Показать все

Реферат

 

@Я

- Я

Цр ° 3

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«и 450 l7I

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 09.03.73 (21) 1892014/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.11.74. Бюллетень № 42

Дата опубликования описания 13.05.75 (51) М. Кл. G 061 7/39

Комитет па делам иаобретенкЛ н открытий ори Совете Министров

СССР (53) УДК 681.3(088.8) (72) Авторы изобретения В. И. Корнейчук, К. Г. Самофалов, В. П. Тарасенко, А. К. Тесленко и Б. П. Хижинский (71) Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ

МНОГОЧЛ ЕНА

Изобретение относится к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин (LIBM) на основе больших интегральных схем, Известно арифметическое устройство, содержащее блок управления, сумматор, регистры операнд и результата.

Недостатком известных устройств является то, что для вычисления коэффициентов многочлена, равного произведению многочлена и УИ

;« УтХт на многочлен, V;Z>, необходимо не

l=l j=l менее m n раз выполнить команду сложения и (и+1) (m+1) раз команду умножения, для чего потребуется пг n(m+1) (и+1) раз обратиться к запоминающему устройству, что приводит к значительным затратам времени, необходимого для вычислений.

С целью сокращения времени вычисления, в устройство введены блок сдвига, логические схемы «И», первые входы которых соединены с выходами младших разрядов регистров коэффициентов первого многочлена, а вторые входы — с выходами блока управления и управляющими входами блока сдвига коэффициентов второго многочлена; выходы схем «И» подключены к входам логической схемы

«ИЛИ», выход которой соединен с входами разрешения выдачи регистров коэффициентов второго многочлена, выходы которых соединены с разрядными входами блока сдвига коэффициентов второго многочлена, выходы которого подключены ко вторым входам сумматоров.

На чертеже представлена блок-схема устройства, где: 1 — регистры коэффициентов первого многочлена; 2 — регистры коэффициентов второго многочлена; 3 — регистры коэффициентов результата; 4 — сумматоры; 5— регистр сдвига; 6 — блок управления; 7— логические схемы «И»; 8 — логическая схема

«ИЛИ».

В регистры 1 заносятся коэффициенты пер15 вого многочлена V;, в регистры 2 — коэффициенты второго многочлена. Количество регистров 3 коэффициентов результата и количество сумматоров 4 равно n+m+ 1. Каждый из сумматоров 4 образует с соответствующим

20 регистром 3 накопительный сумматор.

Работу устройства рассмотрим на следующем примере.

Пусть необходимо вычислить значение коэффициентов многочлена, равного произведе25 нию (Зха+2х+4) (х +Зх+5) . Следовательио, Yp —— 4, У1=2, У =3, Vp — — 5, Vi=3, 1 а=1.

При этом операнды Уо, ÓI и У> перед началом вычислений записываются в регистры 1, операнды Vp, V> и Уо — в регистры 2. Реги30 стры 3, количество которых в данном случае

450171

0000

000

000

000

000 ооо

000

000

Рег. Y„ ооо

100

000

000

000

000

000

000

000

Рег. У1 ооо

010

000

000

000

000

001

101

Per. У, 011

001

011

IOI

000

000

0001

0000

0011

0101

0000 в 1

000

0О0

000

Рег. Vo

010

0000 OIOI

0001

0011

0000 оп (IOI

001

Рег. У1

00,1

1011

1010

0000

0101

OOOI

I01

011

001

Рег. У, O0I

1010

1011

0000

IOI0I

0011

10101

00000

01011

01010

O0OI1

011

101

001

Рег. У

001

10100

10110

11001

01011

0OO1I

000

000

000

Рег. У, 000

10100

11001

10110

01011

OOOII ооо

000

000

Per. У, 01011

00011

OOO

10100

1011

11001

OIIOOI

OI0lOO

001011

010110

OOOOII

Результат

3 равно 5, устанавливаются в нулевое состояние. С началом работы устройства блок управления 6 вырабатывает сигнал, открывающий логическую схему «N» 7, соединенную с младшим разрядом регистра 1 операнда Ур и, воздействуя на регистр сдвига, подключает выходы регистров 2 к трем крайним справа сумматорам. При этом значение младшего разряда регистра операнда Уо управляет вы5 дачей операндов Уц, V>, Vz из регистров 2.

450171

Составитель А. Зубков

Текред Е. Борисова

Редактор Б. Нанкина

Корректоры: В. Нетрова и О. Данишев,.

Заказ 1044/5 Изд. № 1120 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и огкрытий

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапчнова, 2

Для укаэанных выше значений У; и V процесс вычисления иллюстрируется следующей таблицей, где: А — состояние регистров коэффициентов результата;  — коды, подаваемые на сумматоры.

Затем блок управления 6 вырабатывает следующий сигнал, открывающий логическую схему «И» 7, соединенную с младшим разрядом регистра 1 операнда Уь и, воздействуя на регистр сдвига, подключает выходы регистров

2 со сдвигом на один сумматор влево к последующим трем сумматорам. При этом выдачей операндов к о, V, Vq управляет значенис младшего разряда регистра 1 операнда Уь

З,алее сигнал с блока управления 6 поступает на схему «И» 7, соединенную с младшим разрядом регистра 1 операнда V>, и на следующий управляющий вход регистра сдвига.

В результате этого значение младшего разряда регистра 1 операнда Yq управляет выдачей операндов 1 о, V, Vz, сдвинутых на выходе регистра сдвига по отношению к предыдущему состоянию еще на один сумматор влево.

Затем сигнал с блока управления 6 поступает на сдвигающие входы регистров 1 и 3, сдвигая их содержимое на один разряд вправо, Описанный цикл вычислений будет повторяться до тех пор, пока число циклов не станет равным числу разрядов регистров 1. В результате выполнения всех циклов вычислений в регистрах 3 будут сформированы коэффициопты многочлепа, равного произведению двух исходных многочленов.

Предмет изобретения

Устройство для вычисления коэффициентов многочлена, содержащее блок управления, выход которого подключен к сдвигающим входам регистров коэффициентов первого много,лена и регистров коэффициентов результата, 10 сумматоры, выходы которых соединены со входами соответствующих регистров коэффициентов результата, выходы которых подключены к первым входам соответствующих сумматоров, и регистры коэффициентов второго

15 многочлена, о тл и ч а ю щ е е с я тем, что, с целью сокращения времени вычисления, устройство содержит блок сдвига коэффициентов второго многочлена, логические схемы «И», первые входы которых соединены с выходами

20 младших разрядов регистров коэффициентов первого многочлена, а вторые входы — с выходами блока управления и управляющими входами блока сдвига коэффициентов второго многочлена, выходы схем «И» подключены к

25 входам логической схемы «ИЛИ», выход которой соединен с входами разрешения выдачи регистров коэффициентов второго многочлена, выходы которых соединены с разрядными входами блока сдвига коэффициентов

30 второго многочлена, выходы которого подключены ко вторым входам сумматоров.