Двухпороговый частотный компаратор

Двухпороговый частотный компаратор

Иллюстрации

Показать все

Реферат

 

О П KCА Н,И,Е

ЙЗОБРЕТЕН ИЯ (и) 45ОЗЗВ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 26.04.73 (21) 1911179/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 15.11.74. Бюллетень ¹ 42

Дата опубликования описания 09.04.75 (51) М. Кл. H 03k 5/18

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УЛК 621,373(088.8) (72) Авторы изобретения

В. М. Славинский, 3. А. Черняк, Ю. Г. Коровин, М. Е. Левитан, В. И. Золотарев и H. П. Омельченко

Ордена Трудового Красного Знамени Институт горного дела им. А. А. Скочинского (71) Заявитель (54) ДВУХПОРОГОВЫЙ ЧАСТОТ11ЫЙ КОМПАРАТОР

Изобретение относится к радиоизмерительной технике, Известен двухпороговый частотный компаратор для анализа статистических импульсов, содержащий накопитель, дешифратора, задатчики уровней срабатывания и цикла обработки, блок формирования управляющих импульсов, схему совпадения, источник статистического сигнала и синхронизатор. Такой компаратор недостаточно надежен.

В целях повышения надежности в описываемый компаратор введен задатчик времени единичного измерения при соответствующем соединении элементов компаратора.

Блок-схема описываемого компаратора приведена на чертеже.

Компаратор содержит источник 1 статистического сигнала, синхронизатор 2 начала измерения, схему 3 совпадения, задатчик 4 времени единичного измерения, накопитель 5 анализируемых импульсов, дешифраторы 6, 7, задатчики 8, 9 верхнего и нижнего порогов срабатывания, накопитель 10 синхроимпульсов, блок 11 формирования управляющих импульсов, задатчик 12 циклов обработки, задатчик

13 циклов анализа и исполнительные элементы 14, 15.

Статистический сигнал от источника 1 поступает непрерывно на вход схемы совпадения 3.

Синхвонизатор 2 в моменты времени, выбранные для проведения анализа, выдает одиночные импульсы. Каждый из этих импульсов, пройдя задатчик 4, определяет момент начала и длительность единичного цикла анализа, открывая на заданное время схему совпадения.

В течение такта импульсы от источника 1 поступают на накопитель 5 и запоминаются.

В то же время синхроимпульс от синхронизатора 2 запоминается в накопителе 10.

Число циклов единичного анализа, задаваемое задатчиком 12, зависит от параметров статистического сигнала и требуемой точности анализа.

Если за заданное число циклов единичного анализа число на накопителе 5 не достигает значения, определенного задатчиком нижнего порога срабатывания 9, то блок формирования управляющих импульсов 11 выдает импульс на включение исполнительного элемента

20 15, производящего отработку обнаруженного рассогласования.

Время отработки задается с помощью задатчика числа циклов отработки, определяющего время нахождения исполнительных эле25 ментов во включенном состоянии. Это достигается счетом определенного числа синхроим пульсов на накопителе 10.

Если за заданное число циклов единичногс анализа число на накопителе 5 превышает

ЗО значение верхнего порога срабатывания, опре450338

Предмет изобретения

Составитель В. Комиссаров

Редактор Т. Юрчикова Текред М. Семенов Корректор Л. Орлова

Заказ 781/7 Изд. № 1109 Тираж 811 Подписное

UHHHHH Государственного комитета Совета Министров СССР по делам изобретении и открытий

Москва, )К-35, Раугпская наб., д. 4, 5

Типография, пр Сапунова, 2

3 > деленное задатчиком 8., то на выходе блока ll появляется импульс, который включает псполнитсльный элемент 14. Время пребывания его во включенном состоянии задается аналогично описанному выше для нижнего порога срабатывания.

Если за заданное число циклов единичного анализа число на накопителе 5 находится в пределах между порогами срабать1вания, то сигналов на отработку не поступает.

Накопители 5 и 10 через время, обусловленное заданным числом циклов единичного анализа, переводятся в нулевое состояние и процесс анализа возобновляется.

Двухпороговый частотный компаратор, содержащий источник статистического сигнала, син-;ро;..: -.втор начала пз:,;ергния, схемы совпад 11ия> 1та1 Опитс ь 1>па >из11 зу>-:>1ых и >1пульс0В и накопитель сипхропмпульсов, дсшифраторы, задатчики верхнего и нижнего порогов срабатьпацня, .=,;;.-1т гики циклов обработки и аii".лпз;-1, Олок формирования управляющих импульсов и исполнительные элементы, отлич а ю шийся тем, что, с целью повышения надежности, в него введен задатчик времени еди10 пичного измерения, при этом синхронизатор начала измерения подключен к накопителю синхроимпульсов и через задатчик времени единичного измерения и схему совпадения к накопителю анализируемых импульсов, а вы15 ход накопителя синхроимпульсов через дешифратор, другие входы которого связаны с задатчиком циклов анализа и задатчиком циклов обработки, соединен с входами блока формирования управляющих импульсов.