Транзисторно-транзисторный элемент и-не/и

Транзисторно-транзисторный элемент и-не/и

Иллюстрации

Показать все

Реферат

 

®Оесоюзнал Тентно--,:-,,,„

::--:-:нческау бнблноте в/1д пп 450365

О Л И С

ИЗОБРЕТЕНИЯ

Союз Советских

Сопнзлнстнческнх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 18.06.73 (21) 1936828, 26-9 с присоединением заявки М (51) М. Кл. H 03k 19/36

Совета Мнннстров СССР по девам нз бретеннй н открьпнй

Опубликовано 15.11.74. Бюллетень Ме 42

Дата опубликования описания 09.04.75 (53) УДК 681.325.65 (088.8) (72) Авторы изобретения

Ю. Е. Наумов и И. Ф. Пучков

Московский ордена Ленина авиационный институт имени Серго

Орджоникидзе (71) Заявитель (54) ТРАНЗИСТОРНО-ТРАНЗИСТОРНЫЙ ЭЛЕМЕНТ

«И» — «НЕ/И» есУдвРственнв и " в нтет (32) Приоритет

Изобретение относится к цифровой технике.

Известны транзисторно-транзисторные элементы «И» — «НЕ/И», содержащие логический элемент «И» на многоэмиттерном транзисторе, два выходных инвертора, дифференциальный усилитель на и — р — n транзисторах, дел итель напряжения на двух резисторах;и два р — и — р транзистора. Такие элементы имеют низкую помехоустойчивость и значительную задержку между выходными,парафазными сигналами.

В целях устранения указанных недостатков в предлагаемом транзисторно-транзисторном элементе коллектор многоэмиттерного транзистора логического элемента «И» подключен к одному входу дифференциального усилителя, другой вход которого подсоединен к оредней точке делителя напряжения, коллекторы транзисторов дифференциального усилителя подключены к базам включенных по схеме с общим эмиттером р — и — р транзисторов. Коллекторы последних соединены с выходными инвер тор а ми.

На фиг. 1 изображена принципиальная схема предлагаемого транзисторно-транзисто рного элемента «И» — «HE/И»; на фиг. 2 показана зависимость входного порогового напряжения в диапазоне температур.

При нципиальная схема «И» — «НЕ/И» содержит логический элемент «И» 1 на многоэмиттерном транзисторе 2 и резпсторе 3; д ифференциальный усилитель 4 на двух транзисто,рах 5 и 6 и — p — n типа и резисторе 7. Один вход дифференциального усилителя, являю5 щийся базой транзистора 5, подключен к коллектору многоэмиттерного транзистора. База транзистора 6, являющаяся вторым входом дифференциального усилителя, подключена к средней точке делителя напряжения на рези10 сторах 8 и 9. К коллекто|рам транзисторов 5 ,и 6 подключены соответственно базы транзисторов 10 и 11 р — и — р типа, в коллекторные цепи KQTopbIx включены выходные инверторы

12 и 13.

15 Схема работает следующим образом.

Если на один из входов схемы (одпн из эмиттеров транзистора 2) подан низкий уровень напряжения (логический «О»), то многоэмиттерный т1ранзпстор 2 находптся в,насыщении

20 и потенциал его,коллектора выше потенциала эмиттера на величину напряжения насыщения транзистора. В этом режиме транзистор 5 закрыт, а транзистор 6 открыт за счет смещения на базе, заданного делителем, напряжения, 25 выполненным на резисторах 8 и 9. При этом на коллекторе транзистора 5 устанавливается высокий уровень напряжения, равный Е (Š— напряжение источника питания), и обеспечивает режущим закрытого состояния транзп30 стора 10 и выходного инвертора 12. На вы450365 ходе инвертора 12 устанавливается уровень логической «1».

Через открытый транзистор 6 п|ротекает ток базы транзистора 11. Открывание транзистора

6 обусловливает открывание транзистора 11.

Протекающий в его коллекторной цепи ток приводит к открыванию, выходного инверто ра

13. На выходе этого инвертора устанавливается низкий уровень напряжения — логический

«0». На коллекторе транзистора 6 устанавливается напряжение, равное Š— Uo, (U;.„— напряжение на эмиттерном переходе открытого транзистора), препятствующее насыщению транзистора 6, а на коллекторе транзистора

11 напряжение равно 2Uq,, также препятствующее его насыщению.

Таким образом, и открытое плечо дифференциального усилителя 4 и открытый транзистор 11 р — и — р типа, включенные дополнительно в схему транзисторно-транзисторного элемента «И» — «НЕ/И», не входят в режим насыщения и не приводят,к значительному увеличению, времени задержки сигнала при переключении схемы.

В случае идентичности характеристик транзисторов 5 и 6 дифференциального усилителя, что обеспечивается технологией п|роизводства полупроводниковых микросхем, порог переключен ия схемы (U, . ) определяется величиной напряжения средней точки делителя на резисторах 8 и 9

U,„.„= (1) — -+- 1

Ra

При этом транзисторы 5,и 6 меняют свои состояния. Соответственно меняются состояния и выходных инверторов 12 и 13. Так как напряжения на коллекторах транзисторов 5 IH 6 при,переключении изменяются одновременно, то и идентичные выходные инверторы, подключенные к ним, также .переключаются одновременно. Таиим образом на .выходах схемы получается парафазный сигнал.

Применение дифференциального усилителя

4 и делителя напряжения на резисторах 8 и 9 приводит к тому, что входное пороговое напряжение переключения не зависит от темпе5

45 ратуры (1), а определяется лишь отношением резисторов 8 и 9 в делителе.

В схеме можно осуществить оптимальный выбор отношения с учетом технологичесRe

R, кого разброса и допуска на напряжение питания. При допуске на напряжение питания

+-10% и на технологический разброс отношений между резисторами +5% (что обеспечивается полупроводниковой технологией) оптимальная величина — =2,58. Для этого слуRs

R чая на фиг, 2 приведены зависимости входных пороговых напряжений в диапазоне температур, где U, и U, —;помехоустойчивость предлагаемой схемы по отношению к отпирающей и запирающей помехам соответственно.

U„U„=0,8 В. Для сравнения на фиг.

2 приведены зависимости входных пороговых напряжений известной схемы транзисторнотранзисторного элемента «И» — «НЕ/И», где

U„ .„= U„.„=0,4 В. Таким образом, помехоустойчивость п редлагаемой схемы в два раза выше помехоустойчивости известной схемы.

Предмет изобретения

Транзисторно-транзисторный элемент «И»вЂ”

«НЕ/И», содержащий логический элемент «И» на многоэмиттерном транзисторе, два выходных инвертора, дифференциальный усилитель на n — р — n транзисторах, делитель нап ряжения на двух резисторах и два р — п — р транзистора, отличающийся тем, что, с целью уменьшения задержки между, выходными парафазными сигналами и повышения помехоустойчивости элемента, коллектор многоэм иттерного транзистора логического элемента

«И» подключен,к одному входу дифференциального усилителя, другой вход которого подключен к средней точке делителя напряжения, коллекторы транзисторов дифференциального усилителя подключены к базам включенных ,по схеме с общим эмиттером р — n — р транзисторов, коллекторы которых соединены с выходными инверто рами.