Универсальный вычислительный автомат

Универсальный вычислительный автомат

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

00 454547

Союз Советских

Социалистических

Республик .4Ф+ ф (61) Зависимое от авт. свидетельства (22) Заявлено 28,12.72 (21 ) 1868434/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.12.74. Бюллетень № 47

Дата опубликования описания 06.02.75 (51) М, Кл. б 06г 7/00

G 061 7/52

Государственный комитет авета Министров СССР по делам изобретений и открытий (M) УДК 681.325.65:

:681.325.57 (088.8) (72) Авторы изобретения

Ю. А. Попов, П. Е. Бочков, А. Б. Сладков и А. Т. Воронин

Московский ордена Трудового Красного Знамени инженерно-физический институт (71) Заявитель (54) УНИВЕРСАЛЬНЫЙ ВЫЧИСЛИТЕЛЬНЫЙ

АВТОМАТ

Изобретение относится к автоматике и вычислительной технике и предназначено для реализации логических и арифметических операций и устройств.

Известны вычислительные автоматы, построенные на основе однородных структур (вычислительных сред). Однако соединение ячеек этих структур по принципу близкого действия накладывает ограничения на методы синтеза устройств, приводит к существенным затратам ячеек на реализацию соединительных каналов, что снижает эффективность использования однородных структур и построенных на их основе устройств.

Предлагаемое устройство отличается тем, что выходы коммутирующих элементов каждой строки матрицы объединены с соответствующим выходом блока памяти чисел и соединены с входами соответствующего многофункционального модуля, выход которого соединен с соответствующей вертикальной шиной матрицы коммутирующих элементов, выходы всех многофункциональных модулей соединены с входами блока управления, блока памяти чисел и с выходами устройства.

Это позволяет повысить эффективность и расширить область применения устройства.

На чертеже изображена схема предлагаемого автомата.

Устройство содержит многофункциональные модули 1, матрицу коммутирующих элементов (КЭ) 2, блок настройки 3, блок памяти чисел

4, блок управления 5.

5 Многофункциональные модули 1 по сигналам настройки, подаваемым на управляющие входы 6 из блока управления 5, выполняют некоторые логические функции из заданного набора. Предусматривается возможность на10 стройки модулей либо на выполнение одной и той же операции, либо на выполнение разных операций. Матрица коммутирующих элементов 2 предназначена для организации связей между логическими элементами. Матрица

15 содержит вертикальные и горизонтальные шины, в точках пересечения которых расположены коммутирующие элементы 2. Подключение

КЭ к шинам таково, что при возбуждении КЭ сигналом, пришедшим на его управляющий

20 вход, КЭ пропускает сигналы с вертикальных шин на горизонтальные, но не наоборот. Вертикальные шины соединены с выходами модулей 1, а горизонтальные — с входами модулей. Такое построение коммутирующей мат25 рицы позволяет соединять выход любого модуля с входами любых других модулей. Управляющие входы КЭ соединяются с выходами блока настройки 3, в котором хранятся коды связей между модулями илн коды реализуе30 мых структур.

454547

Горизонтальные шины коммутирующей матрицы соединяют входы модулей с выходами блока памяти чисел 4, хранящего числа, над которыми выполняются операции схемой из модулей 1 и КЭ 2. Кроме того, чтобы числа можно было подавать в вычислительный автомат извне, горизонтальные шины матрицы соединены с входными полюсами автомата 7. Результаты выполнения операций автомата снимаются с выходоз 8, которые соединены с выходами модулей 1.

Для проведения многошаговых вычислений промежуточные результаты записываются на хранение в блок 4. Для этого выходы модулей

1 соединены с входами блока 4.

По результатам анализа заданной для решения задачи определяется схема из модулей

1, соответствующим образом (по надежности, быстродействию) приспособленная для решения именно этой задачи. Соответствующая данной схеме система связей между модулями кодируется квадратной двоичной матрицей, которая записывается в блок настройки 3. Перед началом работы вычислительного автомата блок управления 5 считывает эти коды из блока 3, сигналы с выходов этого блока поступают на управляющие входы КЭ2. Те КЭ, на которые пришел единичный управляющий сигнал, возбуждаются и становятся способными передавать сигналы с вертикальных шин матрицы на горизонтальные, Это эквивалентно установлению связей между логическими элементами, а зпачит, и созданию искомой схемы устройства.

Далее блок управления 5 организует подачу на входы созданного устройства чисел, предназначенных для обработки. Входами предлагаемого устройства являются входы некоторых модулей 1. Числа подаются на них через горизонтальные п1ины матрицы из блока памяти чисел 4 или извне через входные полюса автомата 7.

Результат, полученный на выходах модулей

1 после прохождения обрабатываемы. чисел через созданную схему, блок управления 5 выдает либо только на выходные полюса автомата, либо записывает еще и в блок памяти чисел 4 для использования в вычислениях на следующем этапе.

Вычисления следующего этапа проводит лпбо созданная ранее схема (если вычислительный процесс является итерационным), либо новая схема, которая создается блоком управления из модулей 1 и КЭ 2 путем считывания

15 из блока настройки 3 кодов этой новой схемы.

Предмет изобретения

Универсальный вычислительный автомат, 20 содержащий матрицу коммутирующих элементов, входы которых соединепь с соответствующими вертикальными и горизонтальными шинами, соединенными с выходами блока настройки, входы которого соединены с вы25 ходами блока управления, с которыми соедипены также входы блока памяти чисел и управляющие входы многофункциональных модулей, отличающийся тем, что, с целью повышения эффективности и расширения об30 ласти применения, выходы коммутирующих элементов каждой строки матрицы объединены с соответствующим выходом блока памяти чисел и соединены с входами соответствующего многофункционального модуля, выход

35 которого соединен с соответствующей вертикальной шиной матрицы коммутирующих элементов, выходы всех многофункциональных модулей соединены с входами блока управления, блока памяти чисел и с выходами уст40 ройства.

454547

1 ! ! !

I 1

Составитель В. Игнатущенко

Редактор 3. Твердохлебова

Техред Т. Миронова Корректор Е. Рогайлина

Заказ 155(9 Изд. ¹ 220 Тираж 624 Подпнс;гое

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, )K-35, Раугиская наб., д. 4, 5

Типография, пр. Сапунова, 2