Устройство динамической памяти с фазоимпульным представлением информации

Устройство динамической памяти с фазоимпульным представлением информации

Иллюстрации

Показать все

Реферат

 

« 455373

Союз Советских

Социалистических

Республик

ОГ) ИСАНИЕ

ИЗОБРЕтИНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 05.03.70 (21) 1411479/18-24 с присоединением заявки №вЂ” (32) Приоритет

Опубликовано 30.12.74. Бюллетень ¹ 48 (51) М. Кл. G 1 lс l l/34

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий (53) УДК 681.327.3 (088.S) Дата опубликования описания 10.03.75 (72) Авторы изобретения B. М. Голованевский, С. А. Коган, К. Н. Новиков и Л. И. Тильман

Головное проектно-конструкторское бюро по конвейеростроению (») Заявитель йф а

- -:-::- :. -:., :- ;. ;-;ГЯ8 (54) УСТРОЙСТВО ДИНАМИЧЕСКОЙ ПАМЯТИ

С ФАЗОИМПУЛЬСНЫМ ПРЕДСТАВЛЕНИЕМ ИНФОРМАЦИИ

Изобретение относится к области автоматики и вычислительной техники. В частности, оно может быть применено в схемах управления установками непрерывного транспорта.

Известны устройства динамической памяти, построенные на трех нли более элемеHòàх, например, феррит-транзисторных и работающие под воздействием тактовых импульсов. Они имеют два устойчивых состояния, различающиеся генерацией илн отсутствием генерации сигнала на входе.

Для построения динамической памяти с двумя устойчивыми состояниями требуется не менее трех элементов, а для получения устройства с и устойчивыми состояниями — несколько соединенных в схему счетчика устройств динамической памяти и дешифратор.

Цель изобретения — расширение функциональных возможностей устройства.

Это достигается тем, что выходы всех элементов объединены н соединены с вторыми считывающими входами каждого нз элементов.

-Ia фиг. 1 представлена функциональная схема предлагаемого устройства, построенного на феррит-транзисторных элементах; на фпг. 2 — временная диаграмма работы динамической памяти, имеющей п=2 состояния (сигналы на входах и выходах элементов обозначены затушованной линией, а нахождение элемента в состоянии «1», подготовки, — заштрихованной зоной).

Устройство на и состояний работает под воздействием тактовых сигналов й, где j= 1, 2, 3, ..., 2n и означает порядок сигналов t в тактовом цикле.

Динамическая память построена на ферриттранзисторных элементах 1, 2, ..., n. — по одному элементу на каждое состояние.

l0 Первые входы 8, 4, ..., /г считывания элементов 1 — и соединены с шпнамн тактовых сигналов t,; t,,..., t(2n — 1), а первые входы 5, 6, ..., 11 записи этих элементов — с пшнами такToBblx сигналов to, 14, ..., Йн, 15 Выходы 7, 8, ..., пт элементов 1 — 12 объединены в шпHó 9, которая соединена с вторыми входамн считывания 10, 11, ..., r элементов ! — п, а»x вторые входы 12,,13, ..., р записи — с шинами 14, 15, ..., -с2 переключающих сигналов.

20 Каждое состояние динамической памяти отличается фазой импульсов выходных сигналов.

Работает предлагаемое устройство следующим образом.

14,огда устройство находптся в состоянии

25 «О», то и моменту прихода тактового сигнала

t,. все элементы подготовлены н под воздействием сигнала 11 элемент 1 срабатывает.

Сигнал с его выхода 7 поступает по шине 9 на считывающие входы других элементов и вызывает нх срабатывание. Таким образом, все эле455373 менты срабатывают в такте lь

Затем тактовый импульс t>, проходящий на вход 5, подготавливает элемент 1, а тактовый импульс tq, поступающий на вход 4 считывания элемента 2, считывает его. Однако элемент 2 не срабатывает, так как он подготавливается только тактовым сигналом t4, который подается на его вход б подготовки. Аналогично работают и другие элементы. Так, элемент и считывается сигналом Ь вЂ” i и только затем подготавливается сигналом t(2n). В момент прихода тактового импульса t следующего тактового цикла подготавливаются элементы 1 — и, Под воздействием сигнала 1 элемент 1 срабатывает и по шине 9 приводит в действие остальные элементы 2 — п. Затем тактовый сигнал 1г

vtIoâü подготавливает элемент 1.

Для переключения устройства из состояния

«0» в состояние «1» необходимо подать сигнал по шине 15 на вход I!8 элемента 2. Причем этот сигнал должен быть подан после такта t, но до такта 4, например, в такте 1г. Тогда в такте 4 вместе с элементом 1 оказывается подготовленным также элемент 2, который срабатывает год воздействием сигнала t3, поступающего па его вход 4 считывания. При этом элемент 2 по шине 9 считывает остальные элементы, те нз них, которые подготовлены (в частности, элемент 1), приходят в действие.

Далее тактовый сигнал t4 подготавливает элемент 2, а другие тактовые сигналы — остальные элементы, причем перед подготовкой эти элементы считываются предшествующими тактовыми сигналами. Так элемент п считывается сигналом Ь вЂ”, а затем подготавливается сигналом t, элемент 1 считывается тактом t и подготавливается тактом t . Таким образом, к моменту прихода сигнала 1 все элементы 1 — и оказываются подготовленными.

Сигнал 1э вызывает срабатывание элемента 2, а его выходной сигнал — срабатывание остальных элементов. Динамическая память переб ключается на устойчивую генерацию сигналов в такте tq.

Аналогично память переводится в любое другое состояние, причем новое состояние памяти определяется только переключающим

10 сигналом и не зависит от предыдущего состояния.

Устройство может быть применено как и-стабильное устройство памяти, как п-канальный коммутатор тактовых сигналов.

При использовании для построения устройстства потенциальных элементов памяти, например, статических триггерных элементов, динамические выходные сигналы различаются TBKтом одного из фронтов, а также длительностью сигналов при постоянном периоде их следования. В этом случае устройство может служить преобразователем цифровой фазоимпульсной информации в аналоговую широтно-импульсную.

Предмет изобретения

Устройство динамической памяти с фазоимпульсным представлением информации, содержащее п запоминающих элементов, например, импульсных, первые считывающие и подгота»ливающие входы каждого из которых соединены с тактовыми шинами t>, где j=1, 2, ..., 2n и означает порядок такта в тактовом цикле, отличающееся тем, что, с целью расширения функциональных возможностей устройства, выходы всех элементов объединены и соединены с вторыми считывающими входами каждого из элементов.

4о5373

Составитель Н. Глибовецкая

Текред Г. Васильева

Корректор Н, Лук

Редактор И. Грузова

Изд № 1965 Тираж 591 Подписное

LIHHHIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

:Заказ l2-1

001. тип. Костромского управления издательств, полиграфии и книжной торговли