Интерполятор для числовых систем программного управления

Интерполятор для числовых систем программного управления

Иллюстрации

Показать все

Реферат

 

О П ИС Ф - Н-И Е

ИЗОЬЕЕтЕНИЯ (ii) 456256

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 22.11.72 (21) 1850247/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 05.01.75. Бюллетень ¹ 1

Дата опубликования описания 19.02.75 (51) М. Кл. G 05Ь 19/18

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.335.8

{088.8) (72) Авторы изобретения

А. С. Грицай, Г. Я. Кузьмин, В. Г. Зусман, А. Г. Розинов и Э. Л. Тихомиров (71) Заявитель

Ленинградский электромеханический завод (54) ИНТЕРПОЛЯТОР ДЛЯ ЧИСЛОВЫХ СИСТЕМ

ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к области автоматического управления и предназначено для использования в системах числового программного управления металлорежущимп станками.

Известны интерполяторы для числовых систем программного управления, содержащие интерполирующий блок, ко входу кбторого через основной клапан подключены генератор тактовых импульсов и схема задания скорости, включающая генератор управления контурной скоростью, выход которого через клапаны соединен со схемой деления частоты и одним входом блока задания скорости, второй вход которого подключен к схеме деления частоты, а выход — к соответствующему входу основного клапана.

Недостатками этих интерполяторов являются малое быстродействие и низкая надежность их работы.

Отличие описываемого интерполятора состоит в том, что он содержит коммутатор, два триггера и клапаны. Прямые и инверсные выходы интерполирующего блока попарно через клапаны соединены с соответствующими входами триггеров, выходы которых взаимно соединены с клапанами и управляющими входами коммутатора, к переключаемым входам которого подсоединены прямые выходы интерполирующего блока. Выходы коммутатора подключены к схеме задания скорости и основному кл an ану.

Это позволяет повысить быстродействие и надежность работы интерполятора.

5 На чертеже показана функциональная схема описываемого интерполятора.

Он содержит п нтерполпрующпй блок 1, генератор таковых импульсов 2, генератор управления контурной скоростью 3, схему зада10 ния скорости 4, основной клапан 5, клапаны

6 — 8, схему деления частоты 9, клапаны 10 и

11, триггеры 12 и 13 и коммутатор 14.

Устройство работает следующим образом.

Перед началом работы интерполятора триггеры 12 и 13 устанавливаются в единичное (нулевое) состояние (при таком состоянии управляющих триггеров условимся считать максимальной одну из координат например

Х и Y) . Если импульсы от блока 1 следуют по двум координатам Х и У одновременно, триггеры 12, 13 своего состояния не меняют, а коммутатор 14 свободно пропускает на клапан 8 импульсы, которые через клапан 7 вызывают уменьшение выходной частоты блока задания скорости в Р 2 раз, а импульс по координате Х закрывает клапан 5. Если имгульсы по какой-либо координате отсутству ют, соответствующий триггер 12 пли 13 измеЗО няет свое состояние на противоположное, со456256

Предмет изобретения г

Составитель В. Казаков

Техред Т. Курилко

Редактор Л. Утехина

Корректор А. Васильева

Заказ 286/7 Изд. № 279 Тираж 867 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-36, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ответствующее тому, что значение этой координаты меньше другой, и запрещает в дальнейшем изменение состояния другого триггера. Коммутагор 14 коммутирует с клапаном 5 тот выход интерполирующего блока, соответствующий триггер которого находится в единичном (нулевом) состоянии. При этом устройство работает аналогично известному, Интерполятор для числовых систем программного управления, содержащий интерполирующий блок, ко входу которого через основной клапан подключены генератор такToBbIx импульсов и схема задания скорости, включающая генератор управления контурной скоростью, выход которого через клапаны соединен со схемой деления частоты и одним входом схемы задания скорости, второй вход которой подключен к схеме деления частоты, а выход — к соответствующему входу основ5 ного клапана, отличающийся тем, что, с целью повышения быстродействия и надежности работы интер полятор дополнительно содержит коммутатор, два триггера и клапаны; причем прямые выходы интерполирующего

10 блока и его инверсные выходы попарно через клапаны соединены с соответствующими входами триггеров, выходы которых взаимно соединены с клапанами и управляющими входами коммутатора, к переключаемым входам

15 которого подсоединены прямые выходы интерполирующего блока, а выходы коммутатора подключены к схеме задания скорости и основному клапану.