Датчик тактов
Иллюстрации
Реферат
ОП ИСА Е изоыитиния пп 456269
Союз Созетск;:.х
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 11.01.73 (21) 1874692/18-24 с присоединением заявки № (32) Приоритет
Опубликовано 05 01.75. Бюллетень ¹ 1
Дата опубликования описания 21.02.75 (51 ) М. Кл. G 06f 1/04
Государственный комитет
Совета Министров СССР оо делам изобрвтеиий и открытий (53) УДК 681.3(088.8) (72) Авторы изобретения
В. А. Грехнев и H. П. Павлюченков (71) Заявитель (54) ДАТЧИК ТАКТОВ
Изобретение относится к области вычислительной техники и предназначено для распределения управляющих сигналов последовательно по т выходным шинам.
Известен датчик тактов, содержащий У-разрядный регистр, каждый разряд которого состоит из двух триггеров. Единичные входы гервых триггеров каждого разряда сосдинены с нулевыми выходами вторых триггеров того же разряда, а единичные выходы — с входом тактовой частоты устройства.
Известные устройства обладают недостаточно широкими возможностями, что затрудняет формирование управляющих сигналов.
Целью изобретения является расширение класса решаемых задач, т. е. увеличение числа разновидностей выходных сигналов.
С этой целью в,каждый разряд регистра введена схема «И вЂ” НЕ», первый вход которой соединен с нулевым входом первого триггера данного разряда и единичным входом первого триггера соседнего младшего разряда, а второй вход подключен к единичному выходу первого триггера данного разряда. Выход этой схемы соединен с нулевым входом второго триггера соседнего старшего разряда.
1 la чертеже представлена схема датчика тактов для числа разрядов N=4.
Устройство содержит регистр, каждый разряд которого включает два триггера, Первые триггеры Вссов разрядов состоя) пз схем <НЕ» 1 — 8, а вторые триггеры -- пз схем
«И- — НЕ» 9 — 16.
Нулевые выходы первых триггеров (выходы схем 2 — 8) соединены с единичным входами вторых триггеров (входами схем 9 — 15), с нулевыми входам и соседних младших вторых триггеров (входами схем 10 — 16) и с допо..нительными схемами «И вЂ” НЕ» 17 — 20, другой
10 вход которых подключен к единичным выходам первых триггеров (выходам схем 9 — 15).
Выходы схем 17 — 20 соединены с нулевыми входами второго триггера соседнего старшего разряда (входами схем 1 — 7). Единичные вхо15 ды первых триггеров (входы схем 2 — 8) соединены со входом 21 тактовой частоты.
Схемы «И — HE» 22 — 25 служат для инверсии выходных сигналов.
Устройство работает следующим образом.
20 В начальный момент времени второй триггер одного из разрядов устанавливается в положение «единица» (например, крайний справа — младший). Осальные триггеры находятся в состоянии «нуль». В этом случае на вы25 ходе схем «И вЂ” HE» 9, 12, 14 и 16 — логическая единица, на выходе схем «И вЂ” НЕ» 10, 11, 13, 15 — логический нуль.
Пусть в начальный момент времени входной сигнал тактовой частоты отсутствует, т. е, ра30 вен логическому нулю, тогда на выходе схем
4562G9
Составитель В. Пахунов
Техред T. Курилко
Редактор Л. Утехина
Корректор Л. Пе««сова.
Заказ 323/3 Изд. ¹ 291 Тираж 878 Подписное
ЦИИИПИ Государственного комитета Совета министров, ССС1
I 0 делам изобретений и открытпй1
Москва, )K-35, Раушская «аб., д. 4 5
Типографии, пр. Сапу«0«cl, 2
2, 4, б, 8 — логическая единица. Следовательно, на выходах схем 17, 7, 5, 23 и 1 — нуль, а на выходах схем 20, 19, 18, 25, 24, 3 и 22— единица. С приходом входного сигнала па выходе схемы 4 появляется сигнал, соответствующий нулю, который устанавливает второй триггер следующего слева, старшего, разряда в состояние «едипица», а второй триггер крайнего справа — в состояние «нуль». Поскольку. выход схемы 4 подключен на схемы 18 и 3, то на выходах этих схем нуль не появляется, хотя триггеры изменили свое состояние. Таким образом, на выходе схемы 4 возникает сигнал, длительность которого равна дл ительности входного сигнала, а на нулевом выходе триггера второго слева разряда появляется сигнал, длительность которого равна периоду следования входных импульсов. По окончании действия входного сигнала на выходе схемы 4 устанавливается единица, на выходе схемы 8
«И — HE» появляется сигнал, соответствующ ий нулю, длительность которого равна длительности входного сигнала, а на выходе схемы 24 появляется сигнал, длительность которого равна периоду следования входных сигналов. С приходом следующего входного сигнала на выходе схемы б появляется нуль, который устанавливает второй триггер очередного разряда в положение «единица», а предыдущий триггср — в положение «нуль».
Наличие связей с выхода схемы б на входы схем 19 и 5 препятствует появлению на выходах этих схем нуля. По остальным шинам выходные сигналы распределены аналогично.
Предмет изобретения
Датчик тактов, содержащий Л -разрядный регистр, каждый разряд которого состоит из двух триггеров, причем единичные входы первых триггеров каждого разряда соединены с
15 нулевыми выходами вторых триггеров того же разряда, а единичные выходы — с входом тактовой частоты устройства, отличающийся тем, что, с целью расширения класса решаемых задач, в каждый разряд регистра введена
20 схема «И вЂ” IE», первый вход которой соединен с нулевым входом первого триггера данного разряда и единичным входо-а первого триггера соседнего младшего разряда, второй вход — с единичным выходом первого тригге25 ра данного разряда, а выход — с нулевым входом второго триггера соседнего старшего разряда.