Устройство для приема команд
Иллюстрации
Реферат
®< о1 - С ЙЯ Г1Ю. .;.. „;к ватена ЧЬА
ОРИСАНИЕ, ИЗОЬРИтЕН ИЯ, ! К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
<»> 4588Û (61) Зависимое от авт. свидетельства (22) Заявлено 25.01.73 (21) 1879947/18-24 с присоединением заявки №вЂ” (32) Приоритет—
Опубликовано 30.01.75. Бюллетень № 4
Дата опубликования описания 03.07.75. (51) М. Кл. G 08с 19/28
G 08с 15/12
Государственный комитет
Соната Министров СССР оо далам изооретений и открытий (53) УДК 621.398:654.93 (088.8) (72) Авторы изобретения
Б. М. Злотник и M. М. Клейнман (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА КОМАНД
Изобретение относится к области телеупра вления, в частности,к технике телеуправления рассредоточенными объектами.
Известны устройства для приема команд управления при многоступенчатой передаче командных признаков, основанные на обработке последних по методу логической коньюнкции либо суммированием их по модулю 2.
Однако в известных устройствах при возникновении любой одиночной ошибки имеет место защитный отказ (неисполнение команды).
Цель изобретения — повышение достоверности приема команд в асимметричных каналах связи с ложными .появлениями импульсов за счет исправления одиночных ошибок при приеме команд с обработкой командных признаков суммированием их по модулю 2.
Цель достигается тем, что в предлагаемое устройство введены дополнительные группы схем «И», группы схем «ИЛИ», дополнительный регистр, распределитель импульсов, выполненный в виде пересчетной схемы, вход которой через схему «И» подключен к выходам генератора и триггера, а выходы к соответствующим входам матричной схемы, ждущие одновибраторы, дифференцирующие цепи, триггеры и схемы «И», причем первые входы первой группы схем «И» подключены к соответствующим входным irrsrнам приема командных признаков, первые входы второй группы схем «И» соединены с соответствующими входными шинами приема контрольного признака, выход схемы «И» дешифратора адреса подключен к первому входу триггера дешифратора адреса и через вторую дифференцирующую цепь к соответствующему входу первого .регистра, второй
10 вход триггера дешифратора адреса соединен с выходом первой дифференцирующей цепи, выход триггера дешифратора адреса подключен к вторым входам первой группы схем «И» и через последовательно соединенные первые ждущий одновибратор и дифференцирующую цепь к первому входу триггера распределителя импульсов, последний выход которого подключен к сбросовому входу своего триггера, к сбросовому входу первого триггера и через последовательно соединенные второй ждущий одновибратор и третью дифференцирующую цепь — к соответствующим входам первого триггера, третьего ждущего одновибратора, к первому входу второго триггера и к соответствующим .входам третьей группы схем «И».
Выход третьего ждущего одновибратора через четвертую дифференцирующую цепь подключен к второму входу второго триггера и к соответствующим входам первого и до30 полнительного регистров, выход первого
458852
3 триггера подключен к вторым входам второй группы схем «И», выходы первой группы схем «И» через первые входы первой группы схем «ИЛИ» подключены к первому регистру, вторые входы первой группы схем «ИЛИ» подключены к соответствующим выходам третьей группы схем «И», выходы второй группы схем «И».
Через вторую группу схем «ИЛИ» подключены к соответствующим входам дополнительного регистра, выходы которого подключены к соответствующим входам третьей группы схем «И», выходы матричной схемы распределителя импульсов через четвертую группу схем «И» подключены к соответствующим входам второй группы схем «ИЛИ».
Работает предлагаемое устройство в общем случае следующим образом.
Принимаемым на первой ступени избирания в виде двоичного параллельного (n — r)разрядного слова веса К адресным признаком открывают n — r схем «И» первой группы, в результате чего осуществляется запись в,первый регистр адресного признака (поскольку длительность сигналов значительно превышает время срабатывания дешифратора адреса) и разрешается прием командных признаков второй и третьей ступеней избирания в виде слов двоичного параллельного (и — r)-разрядного кода веса W, которые так>ке записывают в параллельный регистр.
Принимаемые избирающие признаки в первом регистре последовательно суммируются по модулю 2, образуя в итоге командное слово того же веса W. По окончании действия на входных шинах сигналов командного признака третьей ступени избирания разрешают прием на четвертой ступени контрольного слова в виде .комбинации параллельного r-разрядного слова веса W, соответствующего переданной команде, которое записывают в триггеры дополнительного регистра.
Одновременно для записанного в первом регистре командного сло ва суммированием по модулю 2 определенных разрядов этого слова вычисляют соответствующее ему контрольное слово, которое с целью вь)явления комбинации ошибки сммируют по модулю 2 с контрольным словом, принятым на четвертой ступени.
Если в результате суммирования образуется нулевое слово, то это означает отсутствие ошибки. Если же в итоге суммирования образуется ненулевое слово, то с помощью его единичных разрядов определяют номер разряда командного сло ва, который должен быть исправлен, и подают сигнал коррекции на вход соответствующего триггера первого регистра.
По окончании операции обнаружения и исправления ошибки открывают входы схем
«И» дешифратора команд, разрешая декодиование принятой команды.
Блок-схема устройства применительно к
30 зз
4 приему команд,в виде сигналов — слов десятиразрядного параллельного кода, в котором 6 разрядов (n — r) используются для кодирования в весе К=2 командных признаков, а 4 разряда (r) используются для кодирования в весе W=2 проверочного слова, приведена на чертеже. Устройство содержит входные шины
1) — 1)о, первую группу схем «И» 2) — 26, вторую группу схем «И» 2y — 2)p, схемы «И»
2)) — 2)2, чепвертую группу схем «И» 2» — 2», третью группу схем «И» 2» — 224, первую группу схем «ИЛИ» 3) — 36, вторую группу схем «ИЛИ» 3 — 3)p, триггеры 4) — 4)o со счетным входом, триггеры 5) — 54 с раздельными входами, ждущие одновибраторы 6) — 6з, дифференцирующие цепи 7) — 74, генератор импульсов 8, пересчетную схему 9, матричную схему 10, дешифратор адреса 11, регистры 12 и 12 соответственно на триггерах
4) — 46 и 4т — 4)p, распределитель импульсов 13, дешифратор команд 14.
Выход дешифратора адреса 11, состоящего из схемы «И» 2)) и триггера 5), непосредственно соединен с одними:входами первой группы схем «И» 2) — 26, а через первые ждущий одновибратор 6) и дифференцирующую цепь 7) соединен со сбросовым входом триггера 5) и с входом распределителя импульсов 13. Другие входы первой группы схем «И»
2) — 26 связаны с входными шинами, а выходы через первую группу схем «ИЛИ» 3) — 36 соединены с входами счетных триггеров
4) — 4p регистра 12, выходы которых соединены с дешифратором команд и с одним из входов четвертой группы схем «И» 2» — 2».
Другие входы четвертой группы схем «И»
2» — 2)8 соединены с соответствующими выходами распределителя импульсов 13, а выходы через вторую группу схем «ИЛИ» 3> — 3)о соединены со счетными входами триггеров
4> — 4» дополнительного регистра 12, выходы которых, в свою очередь, через третью группу схем «И» 2)g — 2 4 и первую группу схем
«ИЛИ» 3) — 36 соединены со счетными входами триггеров 4) — 46 регистра 12 .
Выход распределителя импульсов 13 соединен со входом триггера 52, выход которого соединен с одними, входами второй группы схем «И» 2 — 2)p, другие входы которых соединены с входными шинами, а выходы через вторую группу схем «ИЛИ» 3> — 3)о соединены с входами триггеров 4> — 4)о.
Выход распределителя импульсов 13 соединен также с ждущим одновибратором 6ъ, выход которого через дифференцирующую цепь 72 соединен с общими входами третьей группы схем «И» 2)g — 224) с входом ждущего одновибратора 6З, со сбросовым входом триггера 52 и входом триггера 54, выход которого соединен с входом дешифратора команд 14.
Выход ждущего одновибратора 6З через дифференцирующую цепь 7З соединен со обросовыми входами счетных триггеров регистра 12. Схема работает следующим образом.
458852
Поступление в момент времени t! на входные шины 1» 1 адреса в виде сигнала первой ступени избирания 110000 возбуждает выход схемы «И» 2» дешифратора адреса 11 и перебрасывает триггер 5 в единичное состояние, а триггеры 5», 41 — 41О через дифференцирующую цепь 7З устанавливает в нуле«ое состояние. Сигнал с единичного выхода триггера 5, запускает ждущий одновибратор 6 и одновременно открывает входы схем
«И» 21 — 2. Сигнал адреса через схемы
«И» 2,, 2 и схемы «ИЛИ» 3!, 3 перебрасывает в единичное состояние триггеры 4» 4 регистра 12. Таким образом, после поступления адреса в регистре оказывается записанным слово 110000.
Пусть затем в момент 1 на входные шины 1» lз поступает командный признак второй ступени избирания в виде сигнала
101000. Через входные схемы «И» 2ь 2з и схемы «ИЛИ» Зь Зз сигнал поступает на счетные входы триггеров 4» 4З, которые производят операцию сложения по модулю 2 адресного слова и поступившего слова командного признака. В результате триггер 4, переходит в нулевое состояние, триггер 4 — a единичное состояние, триггер 4 остается в единичном состоянии и в регистре оказывается записанным слово 110 000 + 101 000 =
= 011 000.
Пусть далее в момент tg на входные шины 1, 16 поступает командный признак третьей ступени избирания в виде сигнала
010001. Через схемы «И» 2, 26 и схемы
«ИЛИ» Зг, 36 ситнал поступает на счетные входы триггеров 4, 46, которые производят операцию сложения по модулю 2 записанного,в регистре слова 011000 и поступившего слова 010001. В результате триггер 4 переходит в нулевое состояние, триггер 46 — в единичное состояние и в регистр записывается слово 011 000+010001 = 001 001.
В момент времени t4, по окончании действия на входных шинах сигналов командного признака третьей ступени избирания, возвращается в исходное состояние ждущий одновибратор бг Сигнал с выхода одновибратора дифференцируется цепью 7! и в момент времени t4 воздействует на входы триггеров 51 и 5З. Триггер 5, возвращается в исходное состояние и закрывает входные схемы «И»
2,— 26 первой группы. Триггер 5З, срабатывая, открывает схему «И» 2ць которая пропускает импульсну1о последовательность, создаваемую генератором 8, на вход пересчетной схемы 9. Двоичные импульсные сигналы с выхода пересчетной схемы поступают на матричную схему 10, образующую последовательность семи импульсов, шесть из которых используются для поочередного открывания схем «И» 2;з — 2 з четвертой группы.
В момент ts поступления опрашивающего импульса единичный сигнал с .выхода триггера 4g через схему «И» 21 и схемы «ИЛИ»
37, 31о проходит на триггеры 47 и 41о, запи6 сывая в них комбинацию 1001. Единичный сиг нал с выхода триггера 46 в момент to поступления опрашивающего импульса через схему «И» 2 и схемы «ИЛИ» 37, За проходит на триггеры 4;, 4, записывая,в них слово
1100. В результате суммирования по модулю 2 к моменту 4 поступления на входные шины сигналов контрольного слова в триггерах 4 и -,!p будет записано слово 1001 +
10 + 1100 = 0101.
В момент времени tq седьмым импульсом выхода распределителя 13 осуществляется сброс триггера 5З, в результате чего закрывается схема «И» 21 и прекращается выдача с распределителя 13 опрашивающих импульсов. Одновременно взводится триггер 5> и запускается ждущий одновибратор 6g. Сигнал с выхода триггера 5 открывает вторую группу схем «И» 27 — 2!o разрешая прием контрольно ного слова 0101, которое через схемы «ИЛИ»
Зв, 31О поступает в триггеры 4g и 41О.
Поскольку в триггерах 4з и 4!о ранее было записано слово 0101, то в результате приема контрольного слова 0101 в момент t7 они пе2Б рейдут в нулевое состояние. В итоге будет записано слово 0101 + 0101 = 0000, что свидетельствует об отсутствии ошибки в принятой команде.
В момент времени 4 возвратится в исходзр ное состояние ждущий одновибратор 6g. Сигнал с его выхода дифференцируется и в момен" tg сбрасывает триггер 5 в исходное состояние. При этом закрываются входы .второй группы схем «И» 2y — 2!o и выдается разреЗБ шающий сигнал на входы третьей группы схем «И» 219 — 2 4. Одновременно запускается ждущий одновибратор 6> и взводится триггер 5, с выхода которого на дешифратор команд 14 поступает сигнал, разрешающий де4р кодирование принятой команды. Ждущий одновибратор 6 возвращается в исходное состояние в момент tg. Сигнал с его выхода дифференцируется и подается на триггер 5, возвращая его в исходное состояние, а так45 же на триггеры 47 — 4!o, устанавливая их в нулевое состояние.
Рассмотрим теперь случай появления одиночной ошибки. Пусть на третьей ступени избирания вместо слова 010001 принято слово зр 010 101, т. е. появляется ложный единичный разряд на четвертой позиции (при счете слова направо). В регистре 12 при этом записано слово 001 101, т. е. в единичном состоянии находятся триггеры 4З, 4, 46. При считывании этого слова с распределителя 13 импульсами через схемы «И» 2нь 21, 2д и схемы «ИЛИ»
37, Çg 3 о в триггеры 4g и 4)p записывается соответствующая ему контрольная комбинация
0011. рр При суммировании ее с принимаемым на четвертой ступени контрольным словом 0101 образуется комбинация ошибки 001 + 0101=
=0110, т. е. триггеры 4в, 4g оказываются н единичном состоянии. Комбинация ошибки декодируется схемой «И» 2, с выхода ко458852
7 тФрой поступает сигнал на триггер 44, возвращая его в нулевое состояние. В результате в регистре 12 оказывается записанным слово 001901, соответствующее переданной крманде.
Таким образом осуществляется исправление одинощной ошибки, появляющейся на избирающей ступени командной серии.
Рассмотрим далее случай появления ошибки не только на избирающей, но и на к ;щтрольной стутщци. Пусть в регистре 12 после аумьврованмя аль .избирающих признакРв вмес.то вмаа-нди 001001 как и ранее мписано слово 001101, а на .контрольной ступени вместо переданного слова 0101 принято слово 1101. Поскольку команде 001101 соответствует контрольное слово 0011, то образуется комбинация ошибки 0011 + 1101 ==1110, под воздействием которой схемы «И»
222, 2», 2 4 формируют сигналы коррекции четвертого, пятого и шестого разрядных мест.
После коррекции в регистре вместо переданной команды 001 001 окажется записанной ложная команда 001010.
Для исключения формирования ложной команды при наличии ошибки в контрольной посылке в третьей группе схем «И» 21g 224 помимо рабочих предусмотрены также и защитные входы. Так первый и второй (рабочие) входы схемы «И» 222 соединены с единичными выходами триггеров 4s и 49 а защитные (третий и четвертый) входы соединены с нулевыми выходами триггеров 47 и
4>g, рабочие (первый и второй) входы схемы «И» 22З соединены с единичными выходами триггеров 4> и 4g, а защитные (третий и четвертый) входы соединены с нулевыми выходами триггеров 48 и 4 о, рабочие (первый и второй) входы схемы «И» 224 соединены с единичными выходами триггеров 4> и 4g, защитные (третий и четвертый) соединены с нулевыми выходами триггеров 4g и 4io.
Подобным же образом осуществлены входные связи и для остальных схем «И»
2ig 22О, 221. Любая схема «И» срабатывает лишь в случае наличия единичных сигналов на всех ее входах — рабочих и защитных.
Для комбинации ошибки 1110 будут иметь место нулевые сигналы на защитном третьем входе схемы «И» 2 2, соединенным с нулевым выходом триггера 47, на защитном (третьем) входе схемы «И» 22з, соединенным с нулевым выходом триггера 48, .на защитном (третьем) входе схемы «И» 2 4, соединенным с нулевым выходом триггера 49 Поэтому на выходах схем «И» 2», 2», 224 сигналы коррекции не появляются и ложная команда 001010 не образуетсяя.
Однако при декодировании записанной в регистре 12 комбинации 001101 помимо переданной команды 000101. образуется и ложная команда 000101. Во избежание декодирования ложной команды дешифратор команд также выполнен по схеме с числовой защитой —:схемы «И» дешифратора соединены как с единичными, так и с нулевыми выходами триггеров 4> — 46 регистра 12. Если вес комбинации, записанной в регистре 12, отличается от установленного значения, то имеет место защитный отказ — неисполнение команды.
Предмет изобретения
Устройство для приема .команд, содержащее дешифратор адреса, выполненный на схеме «И» и триггере, входы которого соединены с входными шинами, а выход — с одними входами первой группы схем «И», другие входы которых соединены с соответствующими входными шинами, регистр, выполненный на счетных триггерах, выходы которых соединены с соответствующими входами дешифратора команд, отличающееся тем, что, с целью повышения помехоустойчивости устрой10
l5
20 ства, в него введены дополнительные группы схем «И», группы схем «ИЛИ», дополнительныи регистр, распределитель импульсов, выполненный в виде пересчетной схемы, вход которой через схему «И» подключен к выходам генератора и триггера, а выходы — к
25 регистру, вторые входы первой группы схем
65 соответствующим входам матричной схемы, ждущие одновибраторы, дифференцирующие цепи, триггеры и схемы «И», причем первые
30 входы первой группы схем «И» подключены к соответствующим входным шинам приема командных признаков, первые входы второй группы схем «И» соединены с соответствующими входными шинами приема контрольно35 го признака, выход схемы «И» дешифратора адреса подключен к первому .входу триггера дешифратора адреса и через вторую дифференцирующую цепь подключен к соответствующему входу первого регистра, второй вход
40 триггера дешифратора адреса соединен с выходом первой дифференцирующей цепи, выход триггера дешифратора адреса подключен к вторым входам первой группы схем «И» и через последовательно соединенные первые
45 ждущий одновибратор и дифференцирующую цепь — к первому входу триггера распределителя импульсов, последний выход которого подключен к сбросовому входу своего триггера, к сбросовому входу первого триггера и
50 через последовательно соединенные второй ждущий одновибратор и третью дифференцирующую цепь — к соответствующим входам перьвого триггера, третьего ждущего одновибратора, к первому входу:второго триггера и
55 соответствующим входам третьей группы схем «И», выход третьего ждущего одновибратора через четвертую дифференцирующую цепь подключен к сбросовому входу второго триггера и к соответствующим входам перво50 го и дополнительного регистров, выход первого триггера подключен к вторым входам второй группы схем «И», выходы первой группы схем «И» через первые входы первой группы схем «ИЛИ» подключены к первому
458852
Составитель Н. Лысенко
Техред А. Камышникова
Редактор И. Орлова
Корректор А. Дзесова
Заказ 2072 Изд. № 1073 Тираж 679 Подписное
ЦГ1ИИГ1И Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская паб., д. 4/5
NOT, Загорский филиал
«ИЛИ» подключены к соответствующим выходам третьей группы схем «И», выходы второй группы схем «И» через вторую группу схем «ИЛИ» подключены к соответствующим входам дополнительного регистра, выходы которого подключены к соответствующим
10 входам третьей группы схем «И», выходы матричной схемы распределителя импульсов через четвертую группу схем «И» подключены к соответствующим входам второй группы схем «ИЛИ».