Ячейка аналоговой памяти
Патент 462216
Авторы
Классы МПК
Ячейка аналоговой памяти
Иллюстрации
Реферат
О Л И С А Н И Е "1462216
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (61) Дополните tblloc и BBT. cBH;l,-в1 (22) Заявлено 05.04.74 (21) 2012022/18-24 с присоединением заявки №вЂ” (32) Приоритет—
Оп бликовано 28.02.75. Бюллетень М 8 (51) М.Кл. G 1lc 27/00
Гасударственный комитет
Совета Министров СССР аа делам изобретений и открытий (53) УДК 681.337 (088.8) Дата опубликования описания 13.08.75 (72) Авто.ры изобретения
И. К. Безродный и А. Е. Иваненко (71) Заявптель (54) ЯЧЕЙКА АНАЛОГОВОЙ ПАМЯТИ
Предмет изооретеппя
Изобретение относится к области вычислительной техники.
Известна ячейка аналоговой памяти, содержащая конденсатор, ключ на МОП-транзисторе, шину управления ключом, причем исток (вход) МОП-транзистора, подключен к источнику входного сигнала, сток (выход) — к конденсатору, а затвор (управляющий вход) — к шине управления.
Однако в подобной схеме при переключении МОП-транзистора фронт управляющего импульса через паразитную емкость затворсток поступает в цепь переключаемого сигнала и подзаряжает конденсатор, что приводит к снижению точности запоминания.
Цель изобретения — повышение точности запоминания ячейки.
Зто достигается введением дополнительного ключа на МОП-транзисторе, сток которого подключен к стоку основного МОП-транзистора и конденсатору, а затвор через инвертор— к шине управления. При этом переключение дополнительного МОП-транзистора происходит в противофазе с переключением МОПтранзистора. В результате фронты управляющих импульсов, проходя через паразитные емкости затвор. сток основного и дополнительного МОП-транзисторов, взаимно компенсируют друг друга, что приводит к повышению
- точности запоминания.
Схема предлагаемой ячейки представлена
»а чертеже.
Ячейка содержит шину 1 управления, выход которой соединен с затвором МОП-транзистора 2, а также через ппвертор 3 — с затвором дополнительного МОП-транзистора 4. Исток
МОП-транзистора 2 подключен к источнику входного напряжения U"-, а сток, соед|ше пьш со стоком дополнительного МОП-трапзито стора — к конденсатору 5.
B режиме запоминания па шине 1 управления формируется сигнал, который открывает затвор МОП-транзистора 2 п, проходя через пнвертор 3, закрывает затвор МОП-трапзисто15 ра 4. При этом конденсатор 5 заряжается до уровня входного напряжения U ..
При переходе в режим хранения МОП-транзистор 2 запирается, а МОП-транзистор 4 открывается. При полной идентичности МОП20 транзисторов 2 и 4 происходит полная компенсация фронтов управляющих сигналов, что приводит к полному устранению погрешности от воздействия фронта управляющпх сигналов.
Ячейка аналоговой памяти. содержащая ключ на МОП-транзисторе, исток которого подключен к источнику входного сигнала, 462216
Составитель А. Воронин
Техред Т. Курнлко Корректор Н. Стельмак
Редактор И. Грузова
Заказ 3062
Изд. ¹ 1239 Тираж 648 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, ОК-35, Раушская наб., д. 4/5
Обл. тип. Костромского управления издательств, полиграфии и книжной торговли сток соединен с одной из обкладок конденсатора, другая обкладка которого соединена с шиной нулевого потенциала, а затвор МОПтранзистора подключен к управляющей шине, отличающаяся тем, что, с целью повышения точности запоминания ячейки, она содержит инвертор и дополнительный ключ на
МОП-транзисторе, затвор которого через инвертор подключен к управляющей шине, сток
5 соединен со стоком МОП-транзистора кл1оча,