Цифровой функциональный преобразователь

Цифровой функциональный преобразователь

Иллюстрации

Показать все

Реферат

 

о и и а-и-я--и-еИЗОБРЕТЕНИЯ

III) 463II6

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 18.05.73 (21) 1917535/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 05.03.75. Бюллетень ¹ 9

Дата опубликования описания 21.04.75 (5i) М. Кл. б 051 15/20

Государственный комитет

Совета Министров СССР (53) УДК 581.!4(088.8) по делам изобретений и открытий (72) Авторы изобретенпя

Ю. И. Евтеев, Б. И. Кущев, В. С. Пикулин, В. И. Чайковский и Б. H. Юрухин

Воронежский технологический институт и Воронежский политехнический институт (71) Заявители (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике, предназначено для формирования зна leIIIlv функции в соответствии с любой последовательностью значений аргумента, подавае:,::ой на вход преобразователя.

Известен цифровой функциональный преобразователь, содержащий формирователь кода аргумента функции, блок сравнения, дешифратор номера порога, блоки памяти порогового кодового значения аргумента, приращения Ip функции и его знака, порогового значения функции, соответствующие им коммутаторы, блок формирования разности, умножитель и сумматор.

Известный преобразователь нуждается для 15 формирования требуемого значения функции в большом количестве тактовых импульсов и поэтому не может быть применен в быстродействующих системах.

Цель изобретения — ловышение быстродей- gp ствия устройства — достигается тем, что в предлагаемом преобразователе выход формирователя кода аргумента функции соединен с первым входом блока формирования разности и псрвым входом блока сравнения, второй 25 вход которого подключен к выходу блока памяти порогового кодового значения аргумента, а выход — ко входу дешифратора номера порога, выход которого подключен к первым входа.;1 коммутаторов, вторые входы которых 30 подключены к блокам памяти; выход коммутатора порогового значения функцш1 соединен с первым входом сумматора, выход коммутатора порогового значения аргуме11та связан со в-.орым ьходом блока формирования разности, ВыхОд которого подключен K первому Входу умножителя, второй вход умпожителя соединен с первым Выходом коммутатора приращения функции и его знака, второй выход кoторого соедш1сн со вторым входом сумматор;., третий вход послсднегo подкзночен к умпожптслlо.

Блок-схема цифрового функционального преобразователя представлена на чертеже.

Преобразователь содержит формирователь кода аргумента функции 1, блок сравнения 2, дешифратор номера порога 3, блоки памяти порогового значения функции 4, порогового

1;одового значения аргумента 5, приращения фз нкцип Il ol 0 3Н31<3 6, 1 О..1мУTHTQP поРогoBoго значения функции 7, коммутатор порогового кодового значения аргумс1па 8, коз мутатор приращс11ня функции и его знака 9, блок формироваппя разности 10, умножитсль 11, с1 мматор 12.

Цифровой функциональный преобразовательь, собранный на интегральных элементах транзисторно-транзисторной логики, работает следующим образом. В формирователе 1 по задан11ому значсшпо аргумента функции фор463116 мируется код аргумента функции. 1 од аргумента подается на объединенные входы блока формирования разности 10 и блока сравнения

2. Б результате сопоставления в блоке сравнения 2 текущего значения кода аргумента с его пороговыми кодовыми значениями, поступающими из блока 5, дешифра îð 3 определяет номер порога, при котором пороговое кодовое значение аргумента является ближайшим к текущему значению кода аргументы.

Разрешающее напряжение из дешифратора 3 по шине, соответствующей найденному номеру порога,,подается на коммутаторы 7 — 9. Из блоков памяти 4 — 6 сюда же выдаются пороговые значения функции, пороговое кодовое значение аргумента, приращение функции в пороговом промежутке, где находится кодовое значение аргумента, а также знак приращения.

Блок формирования разности 10, на первый вход которого попадает текущее значение аргумента, на второй — пороговое кодовое значение аргумента, формирует разность между текущими и пороговыми кодовыми значениями аргумента. Найденная разность умножается в умножптеле 11 па приращение функции, выданное коммутатором 9. Сумматор 12 складывает (вычитает) пороговое значение функции из коммутатора 7 с найденными произведениями, поданными из умножитс IH 11 в соответствии со знаком приращения функции.

Переключение сумматора на сложение (вычитание) происходит по знаковой шине из коммутатора 9. Примснснис потенциальных сумматоров в известных схемах формирования разности, умножения и сложения (вычитапия) позволяет безымпулbcно производить арифметические операции.

Предмет изобретения

Цифровой функциональный преобразователь, содержащий формирователь кода аргумента функции, блок сравнения, дешифратор

Ip номера порога, блоки памяти порогового кодового значения аргумента, приращения функции и его знака, порогового значения функции, соответствующие им коммутаторы, блок формирования разности, умножитель и сумj5 матор, отличающийся тем, что, с целью

):овышения быстродействия устройства, выход формирователя кода аргумента функции соединен с первым входом блока формирования разности и первым входом блока сравнения, второй вход которого подключен к выходу блока памяти порогового кодового значения аргумента, а выход — ко входу дешифратора номера порога, выход которого подключен к первым входам коммутаторов, вторые входы

25 которых подклю-IcHhI к блокам памяти, выход коммутатора порогового зна:шшя функции соединен с псрвым входом сумматора, выход коммутатора пороговог кодового значения аргумента соединен со вторым входом блока

3о формирования разности, выход которого подключен к первому входу умножителя, второй вход умножителя соединен с первым выходом коммуTBT!)pa приращения функции и его знака, второй выход которого связан со вторым

З5 входом сумматора, третий вход последнего подключен к умножителю.